Este documento descreve os três regimes de polarização do capacitor MOS: acumulação, depleção e inversão. Explica como a variação da tensão de gate VG altera a curvatura das bandas de energia no semicondutor e a distribuição de cargas. A camada de inversão forma-se quando VG excede a tensão de limiar Vt, introduzindo portadores minoritários no semicondutor. O documento também discute a escolha do tipo de dopagem no gate e substrato para obter pequenas tensões Vt positivas ou negativas.