O documento apresenta diagramas de temporização para portas lógicas AND. São mostrados os valores de entrada A e B ao longo do tempo, resultando no sinal de saída S. Exemplos demonstram como o sinal S só é ativado quando ambos os sinais de entrada são 1. Exercícios pedem para desenhar diagramas semelhantes para outras portas lógicas e tabelas verdades.

1. Arquitetura de
Computadores
Prof.ª Ms. Elaine Cecília Gatto
1

2. Diagramas de
Temporização
Prof.ª Ms. Elaine Cecília Gatto
2

3. PORTA AND (E)
S=A●B
A B S
0 0 0
0 1 0
1 0 0
1 1 1
A 1 1 1 1
0 0 0 0 Tempo t(x)
t0 t1 t2 t3 t4 t5 t6 t7 t8
3

4. PORTA AND (E)
S=A●B
A B S
0 0 0
0 1 0
1 0 0
1 1 1
B 1 1 1 1
0 0 0 0
t0 t1 t2 t3 t4 t5 t6 t7 t8 Tempo t(x)
4

5. PORTA AND (E)
S=A●B
A B S
0 0 0
0 1 0
1 0 0
1 1 1
1 ‘ 1
S
0 0 0 0 0 0 Tempo t(x)
t0 t1 t2 t3 t4 t5 t6 t7 t8
5

6. PORTA AND (E)
S=A●B
A B S
0 0 0
0 1 0
1 0 0
1 1 1
A 1 1 1 1
0 0 0 0
B 1 1 1 1
0 0 0 0
1 ‘ 1 6
S
0 0 0 0 0 0
t0 t1 t2 t3 t4 t5 t6 t7 t8 Tempo t(x)

7. Exercícios
1. Desenhar o diagrama de tempo para as seguintes portas
lógicas:
• OR  S = A + B
• NOT  S = A
• NAND  S = A ● B
• NOR  S = A + B
• XOR  S = A  B
• XNOR  S = A  B

8. Exercícios
1. Desenhar o diagrama de tempo para as seguintes tabelas
verdades:
a)
b) D6 D7 CICLO
0 0 PCI
0 1 PCR
1 0 PCC
1 1 PCW