flip flops

1. FLIP FLOPS – Parte 3
CIRCUITOS DIGITAIS
CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE DO SAGRADO CORAÇÃO

2. PULSOS DIGITAIS
• Em SISTEMAS DIGITAIS, há situações em que um SINAL passa
de um estado NORMAL inativo para o estado ATIVO (oposto),
e isso faz com que algo aconteça ao circuito.
• Depois, o sinal volta a seu estado INATIVO, enquanto o efeito
do SINAL recentemente ATIVADO permanece no sistema.
• Esses sinais são chamados de PULSOS
• PULSO POSITIVO: é um pulso que executa a função planejada
quando o nível está ALTO

3. PULSOS DIGITAIS
• PULSO NEGATIVO: é um pulso que executa a função planejada
quando o nível está BAIXO.
• A mudança de um nível para outro leva um tempo
• TEMPO DE SUBIDA – TR – RISE TIME
• TEMPO DE DESCIDA – TF - FALL TIME
• TR e TF: são o tempo que a tensão leva para variar entre 10%
e 90% do nível ALTO de tensão

4. PULSOS DIGITAIS
• BORDA DE SUBIDA: transição da tensão no início do pulso
• BORDA DE DESCIDA: transição da tensão no final do pulso
• DURAÇÃO DO PULSO – LARGURA – TW: é o tempo entre os
pontos em que as bordas de subida e descida estão a 50% do
nível ALTO da tensão.

5. PULSOS DIGITAIS

6. SINAIS DE CLOCK
• Dois modos de operação dos sistemas digitais:
• Assíncrono: as saídas dos circuitos lógicos podem mudar de
estado a qualquer momento em que uma ou mais entradas
também mudarem
• Síncrono: os momentos exatos em que uma saída qualquer
pode mudar de estado são determinados por um sinal
denominado clock (geralmente um trem de pulsos
triangulares ou uma onda quadrada)

7. SINAIS DE CLOCK
• SÍNCRONO:
• O sinal de clock é distribuído para todas as partes do sistema
• A maioria das saídas muda de estado apena quando ocorre a
transição do sinal de clock
• Transições também podem ser chamadas de bordas
• TRANSIÇÃO POSITIVA: é quando o clock muda de 0 para 1
• TRANSIÇÃO NEGATIVA: é quando o clock muda de 1 para 0

8. SINAIS DE CLOCK
• A maioria dos sistemas digitais são SÍNCRONOS
• Facilidade no projeto e na análise de defeitos: as saídas dos
circuitos só podem mudar de estado em instantes específicos
• Quase todos os eventos são sincronizados com as transições
do sinal de clock
• FLIP-FLOPS COM CLOCK: são projetados para mudar de estado
em uma das transições do sinal de clock
• A VELOCIDADE com que um SITEMA DIGITAL funciona
depende da frequência em que ocorrem os ciclos de clock.

9. SINAIS DE CLOCK

10. SINAIS DE CLOCK
• CICLOS: são medidos de uma borda de subida até a próxima borda
de subida, ou de uma borda de descida até a próxima borda de
descida
• PERÍODO: é o tempo necessário para completar um ciclo
(segundos/ciclo).
• FREQUENCIA: número de ciclos de clock que ocorrem em um
segundo (ciclos/segundo)
• HERTZ = é a unidade padrão de frequência. Um hertz é igual a 1
ciclo/segundo
• PORTANTO, a velocidade de um sistema digital é representada pela
FREQUENCIA

11. FFs COM CLOCK
• Características comuns aos FFs com Clock
• CLK, CK ou CP (Clock Pulse ou pulso de clock). É o pino de
entrada do sinal de clock o qual é disparado por borda.
• SINAL DISPARADO POR BORDA: significa que essa entrada é
ativada pela transição do sinal de clock. É representado
graficamente por um triangulo na entrada do sinal. Quando há
uma bolinha junto com o triangulo, então significa que a
entrada é ativada apenas quando ocorre uma borda de
descida.
• LATCHES são disparados por níveis, enquanto que FFs são
disparados por CLOCKS.

12. FFs COM CLOCK
• Características comuns aos FFs com Clock
• Possuem uma outra mais entradas de controle que só tem
efeito nas saídas quando ocorrer uma transição ativa do clock

13. FFs COM CLOCK
• Características comuns aos FFs com Clock
• O efeito das entradas de controle está sincronizado com o
sinal aplicado na entrada do CLOCK – ENTRADAS DE
CONTROLE SÍNCRONAS
• As entradas de controle deixam as saídas do FF prontas para
mudar de estado (O QUE OCORRERÁ COM AS SAÍDAS)
• A transição ATIVA da entrada do clock é que de fato dispara a
mudança de estado (QUANDO OCORRERÁ AS MUDANÇAS NAS
SAÍDAS)

14. FFs COM CLOCK
• SETUP E HOLD
• São parâmetros de temporização
• TEMPO DE SETUP – TS: é o intervalo de tempo que precede
imediatamente a transição ativa do sinal de clock, durante a
qual a entrada de controle tem de ser mantida no nível
adequado
• TEMPO DE SETUP MÍNIMO – TS(mín): costuma ser
especificado pelo fabricante do circuito integrado

15. FFs com CLOCK

16. FFs COM CLOCK
• TEMPO DE HOLD – TH – é o intervalo de tempo que se segue
imediatamente após a transição ativa do sinal de clcock,
durante o qual a entrada de controle SÍNCRONO tem de ser
mantida no nível adequado.
• TEMPO DE HOLD MÍNIMO – tempo especificado pelos
fabricantes
• Os parâmetros de tempo mínimo de setup e hold devem ser
considerados para o funcionamento correto e confiável do
circuito

17. FFs COM CLOCK
• Para que um FF com clock tenha condições de
responder adequadamente quando ocorrer uma
transição ATIVA, ele precisa que:
• As entradas de controle tem de estar estáveis – ou
imutáveis – por um intervalo de tempo igual a TS
MÍN antes da transição do clock
• As entradas de controle tem de estar estáveis – ou
imutáveis – por um intervalo de tempo igual a TH
MÍN após a transição do clock

18. FFs COM CLOCK
• Os intervalos são necessários para permitir os atrasos de
propagação das portas internas que controlam a operação dos
dispositivos
• TEMPO DE SETUP = entre 5 a 50 ns
• TEMPO DE HOLD = entre 0 a 10 ns
• LEMBRANDO: Os tempos são medidos entre os instantes em
que as transições estão em 50%
• IMPORTANCIA DOS PARAMETROS: Existem situações em que
as entradas de controle SÍNCRONAS do FF mudam de estado
aproximadamente ao mesmo tempo que a entrada de clock

19. FF SR com CLOCK
• Este é um FF SR CLK disparado na borda de subida do
sinal de clock
• O FF pode mudar de estado apenas quando o sinal
aplicado na entrada de CLOCK transitar de 0 para 1

20. FF SR com CLOCK
• S e R controlam o estado do FF
• O FF não responde a estas entradas até que ocorra
uma borda de subida no sinal de clock
• A seta para cima indica que uma borda de subida é
necessária na entrada CLK
• Q0 = indica o nível na saída Q antes da borda de subida
do clock

21. FF SR com CLOCK
• Formas de onda que ilustram a operação do FF SR com
CLOCK

22. FF SR com CLOCK
• Analisando
• Todas as entradas estão em nível 0
• Q supostamente está em nível 0: Q0 = 0
• Observe o PONTO A da Figura:
• nesse momento ocorre a borda de subida do primeiro
pulso de clock
• As entradas S e R estão em nível 0
• A saída do FF não é afetada
• Q = 0 e Q0 = 0

23. FF SR com CLOCK
• Analisando
• Observe o ponto C:
• Ocorre a borda de subida do segundo pulso de clock
• A entrada S está em nível Alto
• A entrada R está em nível Baixo
• O FF é setado para o estado 1 no instante da borda de
subida do pulso de clock

24. FF SR com CLOCK
• Analisando
• Observe o ponto E:
• Ocorre a borda de subida no terceiro pulso de clock
• A entrada S é igual a zero
• A entrada R é igual a um
• O FF é resetado para o estado 0

25. FF SR com CLOCK
• Analisando
• Observe o ponto G:
• Ocorre a borda de subida no quarto pulso de clock
• O FF é setado novamente
• Q vai para 1 pois S = 1 e R = 0 no instante em que
ocorre a borda de subida do clock

26. FF SR com CLOCK
• Analisando
• Observe o ponto I:
• Ocorre a borda de subida no quinto pulso de clock
• As entradas são as mesmas: S = 1 e R = 0
• A saída Q permanece em nível Alto
• S = R = 1 NÃO DEVE ser usada porque resulta em
condição AMBÍGUA

27. FF SR com CLOCK
• RESUMINDO
• S e R são entradas de CONTROLE SÍNCRONAS
• Elas controlam para qual estado lógico o FF irá quando
ocorrer o pulso de clock na subida
• CLK e a entrada de disparo (trigger) que faz com que o FF
mude de estado lógico de acordo com os níveis lógicos
nas entradas S e R no instante em que ocorre a transição
ativa do clock

28. FF SR com CLOCK
• FF SR CLOCK disparado quando CLK muda de 1 para 0
• Muda os estados na borda de descida

29. FF SR com CLOCK
Circuito lógico
• Um Latch de porta NAND básico formado por NAND-3 e NAND-4.
• Um circuito direcionador de pulso formado por NAND-1 e NAND-2.
• Um circuito detector de borda.

30. FF SR com CLOCK
• Implementação dos circuitos detectores de borda usados nos flip flops
disparados por borda
• A) SUBIDA B) DESCIDA

31. FF SR com CLOCK
• O circuito detector de de borda produz um pulso estreito e positivo CLK*,
que ocorre no instante da transição ativa do pulso na entrada CLK
• O circuito direcionador de pulso DIRECIONA esse pulso estreito para a
entrada SET ou a RESET do LATCH, de acordo com os níveis lógicos presentes
em S e R
• Se S = 1 e R = 0, CLK* é invertido na passagem pela NAND 1, e produz um
pulso de nível BAIXO na entrada SET, que resulta em Q = 1
• Se S = 0 e R = 1, CLK* é invertido na passagem pela NAND 2, e produz um
pulso de nível BAIXO na entrada RESET, que resulta em Q = 0

32. FF SR com CLOCK
• GERAÇÃO DO PULSO CLK*
• O inversor produz um atraso de alguns NS, de modo que a transição de CLK
ocorra um pouco depois da transição de CLK
• A porta AND produz um SPIKE – pulso estreito – na saída de nível ALTO por
apenas alguns NS, no intervalo em que CLK E CLK estão ambos em nível
ALTO
• O resultado é um pulso estreito em CLK*, que ocorre na borda de subida de
CLK
• A saída Q é afetada pelos níveis lógicos em S e R apenas por um curto
período de tempo, após a ocorrência da borda ativa do sinal CLK, já que o
sinal CLK* fica em nível ALTO por apenas alguns NS

33. EXERCÍCIOS
• Desenhar o circuito do FF SR CLOCK no circuit maker
• Suponha que as formas de onda do slide 21 sejam aplicadas nas
entradas do FF no slide 28. o que acontecerá com a saída Q no
ponto b, ponto f e ponto h?
• Explique porque as entradas S e R afetam a saída Q apenas durante
a transição ativa de CLK
• Quais são os dois tipos de entradas que um FF com clock possui?
• Qual é o significado do termo DISPARADO POR BORDA?
• A entrada CLK afeta a saída do FF apenas quando ocorre transição
ativa na entrada de controle?
• Defina os parametros tempo de setup e tempo de hold, para um FF
com clock