Apostila digital cefetes

CURSO DE AUTOMAÇÃO INDUSTRIAL
APOSTILA DE FUNDAMENTOS ELETRÔNICA DIGITAL
Prof. Guilherme Vicente Curcio
Prof. Rogério Passos do A. Pereira

ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra
2/109

3/109
CIRCUITOS DIGITAIS E ANALÓGICOS
Os circuitos analógicos utilizam no seu funcionamento grandezas continuamente
variáveis, em geral tensões e corrente elétrica.
Os circuitos digitais produzem sua saída, respondendo a incrementos fixos. A entrada no
circuito analógico nunca constitui um número absoluto: é uma posição aproximada numa
escala contínua. Por exemplo: um relógio analógico possui os ponteiros que estão em
constante movimento; não possui um valor determinado para o intervalo de tempo.
O relógio digital tem sua indicação das horas através de números que mudam de intervalo
em intervalo.
Outro exemplo, seria você estar subindo uma rampa ou escada. Subindo uma rampa,
você está a cada instante em movimento para cima. Já na escada não, você, em cada
instante está em um degrau.
Assim podemos então entender que um circuito analógico tem suas variáveis em contínua
variação no tempo, e o circuito digital possui suas variáveis fixas em períodos de tempo.
SISTEMAS DE NUMERAÇÃO
Todos nós, quando ouvimos pronunciar a palavra números, automaticamente a
associamos ao sistema decimal com o qual estamos acostumados a operar. Este sistema
está fundamentado em certas regras que são base para qualquer outro. Vamos, portanto,
estudar estas regras e aplicá-las aos sistemas de numeração binária, octal e hexadecimal.
Estes sistemas são utilizados em computadores digitais, circuitos lógicos em geral e no
processamento de informações dos mais variados tipos. O número decimal 573 pode ser
também representado da seguinte forma:
573 = 500 + 70 + 3 ou 573 = 5 x 102
+ 7 x 101
+ 3 x 100
Isto nos mostra que um dígito no sistema decimal tem na realidade dois significados.
Um, é o valor propriamente dito do dígito, e o outro é o que está relacionado com a
posição do dígito no número (peso). Por exemplo: o dígito 7 no número acima representa
7 x 10, ou seja 70, devido a posição que ele ocupa no número. Este princípio é aplicável a
qualquer sistema de numeração onde os dígitos possuem "pesos", determinados pelo seu
posicionamento. Sendo assim, um sistema de numeração genérico pode ser expresso da
seguinte maneira:
N = dn . Bn + . . . + d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0
Onde:
N = representação do número na base B
dn = dígito na posição n
B = base do sistema utilizado
n = valor posicional do dígito

4/109
Por exemplo, o número 1587 no sistema decimal é representado como:
N = d3 . B3
+ d2 . B2
+ d1 . B1
+ d0 . B0
1587 = 1 . 103
+ 5 . 102
+ 8 . 101
+ 7 . 100
SISTEMA DE NUMERAÇÃO BINÁRIO
O sistema binário utiliza dois dígitos (base 2) para representar qualquer quantidade. De
acordo com a definição de um sistema de numeração qualquer, o número binário 1101
pode ser representado da seguinte forma:
1101 = 1 . 23
+ 1 . 22
+ 0 . 21
+ 1 . 20
1101 = 8 + 4 + 0 + 1 = 13
Note que os índices foram especificados em notação decimal, o que possibilita a
conversão binária-decimal como descrito acima.
Através do exemplo anterior, podemos notar que a quantidade de dígitos necessário para
representar um número qualquer, no sistema binário, é muito maior quando comparada ao
sistema decimal. A grande vantagem do sistema binário reside no fato de que, possuindo
apenas dois dígitos, estes são facilmente representados por uma chave aberta e uma
chave fechada ou, um relé ativado e um relé desativado, ou, um transistor saturado e um
transistor cortado; o que torna simples a implementação de sistemas digitais mecânicos,
eletromecânicos ou eletrônicos.
Em sistemas eletrônicos, o dígito binário (0 ou 1) é chamado de BIT, enquanto que um
conjunto de 8 bits é denominado BYTE.
Conversão Binário Decimal:
A conversão de um número do sistema binário para o sistema decimal é efetuada
simplesmente adicionando os pesos dos dígitos binários 1, como mostra o exemplo a
seguir:
a) 11010B = 1 . 24
+ 1 . 23
+ 0 . 22
+ 1 . 21
+ 0 . 20
11010B = 16 + 8 + 0 + 2 + 0
11010B = 26D
b) 1100100B = 1 . 26
+ 1 . 25
+ 0 . 24
+ 0 . 23
+ 1 . 22
+ 0 . 21
+ 0 . 20
1100100B = 64 + 32 + 0 + 0 + 4 + 0 + 0
1100100B = 100 D

5/109
Conversão Decimal Binário:
Para se converter um número decimal em binário, divide-se sucessivamente o número
decimal por 2 (base do sistema binário), até que o último quociente seja 1. Os restos
obtidos das divisões e o último quociente compõem um número binário equivalente, como
mostra o exemplo a seguir:
Converter os seguintes números decimais em binário:
a) 23 |2 .
1 11 |2 .
1 5 |2 .
1 2 |2 .
0 1 bit mais significativo, logo: 23D = 10111B
b) 52 |2 .
0 26  |2 .
0 13 |2 .
1 6 |2 .
0 3 |2 .
1 1 bit mais significativo, logo 52D = 110100B
1.2.1.3 - Adição com números binários
A adição no sistema binário é efetuada de maneira idêntica ao sistema decimal. Devemos
observar, entretanto, que o transporte (vai um) na adição em binário, ocorre quando
temos 1+1 . A tabela abaixo ilustra as condições possíveis para adição de Bits.
A B Soma Vai 1
0 0 0 --
0 1 1 --
1 0 1 --
1 1 0 1

6/109
Observe, nos exemplos seguintes, como é efetuada uma adição em binário:
Adicionar os seguintes números binários.
a) 101110 + 100101
1 1 1
1 0 1 1 1 0
+ 1 0 0 1 0 1
1 0 1 0 0 1 1
b) 1001 + 1100
1
1 0 0 1
+ 1 1 0 0
1 0 1 0 1
OBSERVAÇÃO:
O termo transporte, (vai um) utilizado para indicar o envio de um dígito para a posição
imediatamente superior do número é chamado de CARRY em inglês. Este termo será
utilizado a partir de agora, em lugar de "transporte", por ser encontrado na literatura
técnica.
Subtração em números binários
As regras básicas para subtração são equivalentes à subtração decimal, e estão
presentadas na tabela a seguir.
A B Diferença Transporte
0 0 0 --
0 1 1 1
1 0 1 --
1 1 0 --

7/109
Exemplo:
Subtrair os seguintes números binários.
a) 111 – 101
1 1 1
- 1 0 1
0 1 0
b) 1101 - 1010
1 1 0 1
- 1 0 1 0
0 0 1 1
OBSERVAÇÃO:
O termo transporte (pede um), utilizado para indicar a requisição de um dígito da posição
imediatamente superior do número, é chamado Borrow em inglês. Este termo será
utilizado, a partir de agora, em lugar de transporte, por ser o encontrado na literatura
técnica.
O processo de subtração efetuado na maioria dos computadores digitais é realizado
através da representação de números negativos. Por exemplo, a operação 7 - 5 pode ser
representada como sendo 7 + (-5). Observe que, na segunda representação, a operação
efetuada é uma adição de um número positivo com um negativo.
Os números binários negativos são representados através do 2º complemento. Vejamos
como isto é feito. O segundo complemento de um número binário é obtido adicionando-se
1 ao primeiro complemento do mesmo. O primeiro complemento é obtido simplesmente,
complementando os dígitos que formam o número.
Exemplo:
Calcule o 2º complemento dos seguintes números binários.
a) 1001 b) 1101
1 0 0 1 1 1 0 1
0 1 1 0 1º complemento 0 0 1 0 1º complemento
+ 1 + 1
0 1 1 1 2º complemento 0 0 1 1 2º complemento
No exemplo anterior (a), o número 9 (1001) tem como segundo complemento 0111. O
segundo complemento é a representação negativa do número binário, ou seja, -9 é
representado como sendo 0111.

8/109
A subtração binária através do 2º complemento, é realizada somando o subtrator com o 2º
complemento do subtraendo, como mostra o exemplo a seguir.
Exemplo:
Subtraia os seguintes números em binários.
a) 13 - 7
13 = 1101
7 = 0111
Calculando o 2º complemento de 7 (0111), temos:
0 1 1 1 logo:
1 0 0 0 --- 1º complemento 13 = 1 1 0 1
+ 1 - 7 = + 1 0 0 1
1 0 0 1 --- 2º complemento 6 0 1 1 0
OBSERVAÇÃO:
Sempre que houver carry do bit mais significativo, ele deverá ser desprezado.
b) 6 -9
6 = 0110
9 = 1001
Calculando o 2º complemento de 9 (1001), temos:
1 0 0 1
0 1 1 0 --- 1º complemento 0 1 1 0
+ 1 + 0 1 1 1
0 1 1 1 --- 2º complemento 1 1 0 1
Se no resultado da soma (1101) não existe carry, devemos achar o 2º complemento deste
número e acrescentar o sinal negativo (-).
1 1 0 1 então:
0 0 1 0 --- 1º complemento 6 - 9 = - 3, ou seja: - 0011
+ 1
(-) 0 0 1 1 --- 2º complemento
OBSERVAÇÃO:
Podemos achar o 2º complemento de um binário pela seguinte regra: conserva o 1º
(primeiro) bit um (1) menos significativo e faz-se o 1º complemento dos bits mais
significantes (bits da esquerda).

9/109
Exemplos:
1 0 0 1 --- 9 1 0 0 0 --- 8 0 1 1 0 --- 6
0 1 1 1 --- 2º complemento 1 0 0 0 --- 2º complemento 1 0 1 0 --- 2°complemento
| conserva  | conserva | conserva
1º complemento 1º complemento 1º complemento
SISTEMA DE NUMERAÇÃO HEXADECIMAL
O sistema hexadecimal, ou sistema de base 16, é largamente utilizado nos computadores,
microcomputadores e microcontroladores. Neste sistema são utilizados 16 símbolos para
representar cada um dos dígitos hexadecimais, conforme a tabela a seguir:
Decimal Hexadecimal Binário
0 0 0000
1 1 0001
2 2 0010
3 3 0011
4 4 0100
5 5 0101
6 6 0110
7 7 0111
8 8 1000
9 9 1001
10 A 1010
11 B 1011
12 C 1100
13 D 1101
14 E 1110
15 F 1111
As letras A, B, C, D, E, F representam dígitos associados às quantidades, 10, 11, 12,
13, 14, 15, respectivamente.

10/109
Conversão Hexadecimal Decimal
Aplicando ao sistema hexadecimal a definição de um sistema de numeração qualquer,
teremos:
N = dn . 16n + . . . + d2 . 162 + d1 . 161 + do . 160
Para se efetuar a conversão, basta adicionar os membros da segunda parcela da
igualdade, como ilustra o exemplo a seguir:
Exemplo:
Converter em decimal os seguintes números hexadecimais.
a) 23H = 2 . 161
+ 3 . 160
23H = 2 . 16 + 3 . 1
23H = 35D
b) 3BH = 3 . 161
+ B . 160
3BH
= 3 . 16 + 11
3BH
= 59D
Observe que o dígito hexadecimal "B", no exemplo (b), equivalente ao número 11 decimal,
como mostra a tabela apresentada anteriormente.
Conversão Decimal Hexadecimal
A conversão decimal hexadecimal é efetuada através das divisões sucessivas do número
decimal por 16, como demostrado no exemplo a seguir.
Exemplo:
Converter em hexadecimal os seguintes números:
a) 152 |16 . .
8 9 -- logo: 152D = 98H
b) 249 |16 ..:
9 15 -- Logo: 249D = F9H

11/109
NÚMEROS DECIMAIS CODIFICADOS EM BINÁRIO (BCD)
Como já foi discutido anteriormente, os sistemas digitais em geral, trabalham com
números binários. Com o intuito de facilitar a comunicação homem-máquina, foi
desenvolvido um código que representa cada dígito decimal por um conjunto de 4 dígitos
binários, como mostra a tabela seguinte:
DECIMAL BINÁRIA
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
Esta representação é denominado de código BCD (Binary-Coded Decimal).
Desta maneira, cada dígito decimal é representado por grupo de quatro bits, como
ilustrado a seguir:
527 = 0101 0010 0111
527 = 010100100111
Observe que a conversão decimal-BCD e BCD-decimal é direta, ou seja, separando-se o
dígito BCD em grupos de 4 bits, cada grupo representa um dígito decimal.
Exemplo:
Converter os seguintes números decimais em BCD.
a) 290 = 0010 1001 0000
290 = 001010010000
b) 638 = 0110 0011 1000
638 = 011000111000

12/109
Converter os seguintes números em decimal.
a) 1001010000001000 = 1001 0100 0000 1000
1001010000001000 = 9 4 0 8
= 9408
b) 001001101001 = 0010 0110 1001
001001101001 = 2 6 9
= 269

13/109
PORTAS LÓGICAS:
Os sistemas digitais são formados por circuitos lógicos denominados Portas Lógicas.
Existem 3 portas básicas que podem ser conectadas de maneiras variadas, formando
sistemas que vão de simples relógios digitais aos computadores de grande porte.
Veremos as características das 3 portas básicas, bem como seus símbolos e circuitos
equivalentes.
Porta AND (E)
Esta porta pode ter duas ou mais entradas e uma saída e funciona de acordo com a
seguinte definição:
"A saída de uma porta AND será 1, somente se todas as entradas forem 1".
A seguir, temos o símbolo de uma porta AND de 2 entradas ( A e B) juntamente com um
quadro que mostra todas as possibilidades de níveis de entrada com a respectiva saída.
Este quadro é chamado de Tabela Verdade.
A
B
S
Símbolo lógico Tabela Verdade Equação Lógica
O circuito a seguir executa a função AND. Considere o nível lógico 1 igual a "chave
fechada" e nível lógico 0 (zero) igual a “chave aberta”.
A B
L
Quando tivermos a condição de chave A aberta (0) e chave B aberta (0), não circulará
corrente e a lâmpada L fica apagada (0).
A B S
0 0 0
0 1 0
1 0 0
1 1 1
S = A . B

14/109
Na condição de termos a chave A aberta (0) e a chave B fechada (1), ainda assim não
circula corrente e a lâmpada está apagada (0). É fácil observar que a condição inversa
[chave A(1) e chave B(0)], também implica em a lâmpada estar apagada (0).
Agora temos a condição em que a chave A fechada (1) e a chave B fechada (1), nesta
situação a corrente pode circular e a lâmpada acende (1).
Verifique portanto que a análise acima descrita confirma a tabela verdade apresentada.
Para o circuito AND portanto, podemos afirmar que qualquer 0 (zero) na entrada leva a
saída para o 0 (zero).
- Porta OR (ou)
Esta porta também possui duas ou mais entradas, e uma saída, funcionando de acordo
com a seguinte definição:
“A saída de uma porta OR será 1 se uma ou mais entradas forem 1”.
A seguir, temos o símbolo de uma porta OR de 2 entradas (A e B) juntamente com a
respectiva tabela verdade.
A
B
S
Símbolo lógico Tabela Verdade
Equação Lógica
O circuito a seguir executa a função OR:
Chave aberta = nível lógico 0 (zero); chave fechada = nível lógico 1 (um)
A
LB
A B S
0 0 0
0 1 1
1 0 1
1 1 1
S = A + B

15/109
Quando tivermos chave A fechada e chave B aberta, teremos corrente circulando e
consequentemente a lâmpada L estará acesa.
A lâmpada fica acesa também com as condições:
- Chave A = Aberta e Chave B = Fechada
- Chave A = Fechada e Chave B = Fechada.
A lâmpada somente estará apagada quando as duas chaves (A e B) estiverem abertas.
Analisando o circuito e comparando-o com a tabela verdade fonecida, podemos afirmar,
que para um circuito OR, qualquer 1 na entrada leva a saída para 1.
- Porta NOT (não)
A porta NOT possui somente uma entrada e uma saída e obedece à seguinte definição:
"A saída de uma porta NOT assume o nível lógico 1 somente quando sua entrada é
0 (zero) e vice-versa".
Isto significa que a porta NOT é um inversor lógico, ou seja, o nível lógico da sua saída
será sempre o oposto do nível lógico de entrada. A figura a seguir apresenta o símbolo da
porta lógica NOT, sua tabela verdade e equação lógica.
A S
O circuito a seguir executa a função NOT. Observe que o circuito se resume a uma chave
ligada para o terra. Quando a chave está aberta, a corrente circula pela lâmpada que fica
acesa. Quando a chave A fecha , a corrente circula agora pela chave. Com isso a
lâmpada se apaga, confirmando a tabela verdade fornecida.
A L
A S
0 1
1 0
AS =

16/109
- Porta NAND (não e)
As portas lógicas NAND são na realidade combinações das portas básicas AND e NOT.
São consideradas como portas básicas das famílias lógicas.
“Na porta NAND que qualquer 0 ( zero) na entrada, leva a saída para 1”
A figura a seguir apresenta uma porta NAND de duas entradas com o símbolo e a tabela
verdade e sua equação lógica. Note que a porta NAND é constituída de uma AND seguida
de um inversor (NOT).
A
B
S
O circuito equivalente de uma porta NAND é visto a seguir, onde é fácil verificar a tabela
verdade.
A
L
B
B.AS =
A B S
0 0 1
0 1 1
1 0 1
1 1 0

17/109
- Porta NOR (não ou)
As portas lógicas NOR são na realidade combinações das portas básicas OR e NOT. São
consideradas como portas básicas das famílias lógicas.
"Na porta NOR, qualquer 1 na entrada leva a saída para 0 (zero)."
A figura a seguir apresenta uma porta NOR de duas entradas com o símbolo e a tabela
verdade e sua equação lógica. Note que a porta NOR é constituída de uma OR seguida
de um inversor (NOT).
A
B
S
Analisando o circuito da figura a seguir é fácil concluir que quando qualquer uma das
entradas (Chave A ou Chave B) estiverem com 1(fechada) e saída S (lâmpada L) estará
com 0 (zero) (lâmpada apagada).
A LB
BAS +=
A B S
0 0 1
0 1 0
1 0 0
1 1 0

18/109
- Porta EXCLUSIVE OR (ou exclusiva)
A função que esta porta executa, como o próprio nome diz; consiste em fornecer a saída
quando as variáveis de entrada forem diferentes entre si. A figura a seguir apresenta o
símbolo de uma porta exclusive-OR, sua tabela verdade e equação lógica.
A
B
S
O circuito da figura a seguir demonstra o funcionamento da porta EXCLUSIVE OR,
utilizando as chaves A e B. Na condição em que as chaves A e B estão abertas, não há
caminho para a corrente circular e a lâmpada não acende. Com a condição das chaves A
e B fechadas, também não se tem corrente circulando e a lâmpada não se acende.
Portanto, concluímos que esta porta só terá nível 1 na saída quando suas entradas forem
diferentes.
A
LBA
B
A B S
0 0 0
0 1 1
1 0 1
1 1 0
BAS ⊕=

19/109
- Porta EXCLUSIVE NOR (não ou exclusiva ou circuito coincidência)
Esta porta tem como função, fornecer 1 na saída somente quando suas entradas forem
iguais.
A figura a seguir mostra o símbolo de uma porta exclusive-NOR, sua tabela verdade e
equação lógica.
A
B
S
No circuito da figura a seguir existem agora as chaves A e B; que funcionam de maneira
inversa às chaves A e B, isto é; quando a chave A está aberta, a chave A está fechada o
mesmo acontecendo com as chaves B e B.
Desta maneira podemos verificar a tabela verdade através da seguinte análise.
Quando as chaves A e B estão abertas (chaves A e B estão fechadas) circula corrente
pela lâmpada e ela estará acesa. Quando a chave A está fechada (chave A aberta) e a
chave B aberta (chave B fechada) não circula corrente pela lâmpada, o que implica em
lâmpada apagada. Na situação inversa chave A aberta (chave A fechada) e chave B
fechada (chave B aberta) ocorre a mesma coisa e a lâmpada estará apagada. Com as
duas chaves A e B fechadas (Chave A e B abertas) circulará corrente pela lâmpada e
esta estará acesa.
“Portanto, pode-se afirmar que a porta exclusive-NOR terá 0 (zero) em sua saída
quando as entradas forem diferentes.”
A
L
B
A B
A B S
0 0 1
0 1 0
1 0 0
1 1 1
BAS ⊕=

20/109

21/109
EXPRESSÕES / CIRCUITOS / TABELA VERDADE:
Todo circuito lógico executa uma expressão booleana, e por mais complexo que seja, é
formado pela interligação das portas lógicas básicas. Pense nos operadores booleanos
(mais, ponto e barra superior) como códigos para as portas básicas, então você pode
escrever equações para os circuitos lógicos usando o sinal mais para uma porta OU, o
ponto para uma porta AND e a barra para um inversor.
Obtendo expressões lógicas a partir de circuitos:
Podemos escrever a expressão booleana que é executada por qualquer circuito lógico.
Vejamos, por exemplo, qual a expressão que o circuito a seguir executa.
Vamos dividir o circuito em duas portas:
Na saída S1 teremos o produto AB. Logo, S1 = AB. Como S1 está aplicado, junto com C,
numa outra porta do tipo AND, então, na saída S teremos o produto S1.C.
Logo, S = S1.C. Finalmente, como S1= AB, podemos escrever:
S=ABC
Uma outra maneira mais simples para resolvermos o problema é a de colocarmos nas
saídas dos diversos blocos básicos do circuito as expressões por esses executadas da
seguinte maneira:

22/109
Isto nos diz que o circuito lógico apresentado é equivalente a urna porta AND de três
entradas, que pode ser obtida por um circuito integrado TTL SN7411, que contém três
portas deste tipo encapsuladas em um Cl de 14 pinos.
Exemplos: Determine as expressões booleanas características dos circuitos abaixo.
Esse circuito também pode ser representado desta forma:
EXEMPLOS:
1)
2)
3)
Forma de representação de um
inversor ligado antes de uma porta

23/109
Circuitos obtidos de expressões lógicas:
Vimos como obter uma expressão característica de um circuito lógico qualquer.
Podemos também desenhar um circuito lógico a partir de sua expressão característica.
Por exemplo, um circuito que execute a expressão:
Faremos como na aritmética clássica, iniciaremos pêlos parênteses e fazemos
primeiramente as somas e após as multiplicações.
Dentro do primeiro parêntese, temos a soma booleana A + B. logo o circuito que executa
esse parêntese será a porta OR.
No segundo, temos a soma negada, tendo portanto como operando a porta NOR.
Por fim, há um produto dos termos resultantes dos parênteses, logo, o circuito que
executa esta multiplicação será a porta AND.
0 circuito completo fica:
Exemplo: Desenhe os circuitos que executam as seguintes expressões booleanas:

24/109

25/109
Expressões lógicas obtidas a partir da tabela verdade:
Suponhamos que um circuito lógico de três entradas A, B e C deva proporcionar na saída
S1 os estados lógicos dados na tabela verdade abaixo.
A B C S
0 0 0 0 0
1 0 0 1 1
2 0 1 0 1
3 0 1 1 0
4 1 0 0 1
5 1 0 1 0
6 1 1 0 0
7 1 1 1 1
Temos basicamente dois métodos através dos quais podemos obter diretamente a
expressão de S na sua forma geral ou canónica. São elas:
• SOMA DE PRODUTOS (ou MINTERMOS)
• PRODUTO DE SOMAS (ou MAXTERMOS)
Obtenção da equação a partir de Soma de Produtos:
Procedimento:
1. "Para cada condição em que a coluna de saída da tabela verdade for "1”, faz-se o
produto das variáveis de entrada, que devem ser negadas sempre que corresponderem
ao estado zero".
No nosso exemplo, S toma o valor lógico "1" para quatro condições diferentes de entrada,
nas linhas: 1, 2, 4 e 7. Assim:

26/109
2. "Soma-se os produtos assim obtidos igualando-se tudo a S"
Portanto:
De posse da expressão característica da tabela verdade podemos montar o circuito lógico
correspondente.
O método consiste no seguinte:
Sempre que uma das quatro condições surge na entrada do circuito, o produto que lhe
corresponde toma o valor 1. Portanto, à saída da porta E correspondente a este produto
será "1" e, as outras "O". Como às saídas das portas do tipo E são ligadas à entrada de
uma porta OU, a saída assume nível"1" tendo em vista a definição da função OU.
NOTA: O nome MINTERMO deriva do fato de que quando um mintermo individual é
tabulado a sua resposta é um lógico 1, e este 1 é único. Todas as outras respostas
relativas do mintermo são O's. Então temos um número mínimo de 1's e um
máximo de O's.
A função AND representa um mintermo: mínimo de 1's.
A B F
0 0 0
0 1 0 F = AB
1 0 0
1 1 1

27/109
Obtenção da equação a partir de Produto de Somas
Procedimento:
1. "Para cada linha da tabela em que a saída for "O", fazemos a soma das variáveis de
entrada, negando a que tiver valor "V e mantendo aquelas com nível "O";
Ainda no nosso exemplo, S toma o valor lógico "O" nas seguintes linhas da tabela: O, 3, 5
e 6.
Assim:
2. A função S é igual ao produto de todas as somas assim obtidas"
Logo:
O circuito lógico correspondente fica:
Neste caso, as somas correspondentes se anulam quando ocorre urna das condições na
entrada, anulando toda a expressão.
A esta forma de obtenção da equação característica diretamente da tabela verdade e
confecção do circuito lógico chamamos Implementação Direta. Esta no entanto não é a
forma mais simples. Como podemos notar, apesar dos circuitos e equações anteriores
serem diferentes elas são equivalentes, pois, são derivados de uma única tabela da
verdade. Portanto, deve existir um processo de minimização e simplificação. Processo
esses que veremos mais adiante.
NOTA : Quando um MAXTERMO individual é tabelado e sua resposta é O, este é único.
Todas as outras respostas relativas ao maxtermo são 1's. Então temos um número
máximo de 1's. A função OR representa um MAXTERMO: máximo de 1's.

28/109
- Tabela verdade obtida de uma expressão booleana.
A B F
0 0 0
0 1 1 F = A + B
1 0 1
1 1 1
Para extrairmos a tabela da verdade de uma expressão, seguimos a seguinte regra:
1°) Montamos o quadro de possibilidades em função d o n°de variáveis da expressão.
2°) Montamos colunas para os vários membros da expr essão.
3°) Preenchemos essas colunas com seus resultados.
4°) Montamos uma coluna para o resultado final.
5°) Preenchemos essa coluna com o resultado final.
Para esclarecer o processo, tornemos, por exemplo, a expressão:
Temos a expressão três variáveis: A, B e C, logo teremos 23
possibilidades de
combinações. O quadro de possibilidades, ficará:
Conclusão:
Tabelas-verdade, circuitos lógicos e equações booleanas são maneiras diferentes de se
olhar para a mesma coisa. Se provamos que as tabelas-verdade são idênticas, isto
imediatamente nos diz que os correspondentes circuitos lógicos são permutáveis e suas
equações booleanas são equivalentes. Quando estamos analisando, geralmente
iniciamos com um circuito lógico, construímos sua tabela-verdade e sintetizamos com a
equação booleana. Quando estamos projetando, frequentemente iniciamos com uma
tabela verdade, geramos urna equação booleana e chegamos a um circuito lógico.

29/109
ÁLGEBRA DE BOOLE:
Álgebra Booleana é uma técnica matemática usada quando consideramos problemas de
natureza lógica. Em 1847, o matemático inglês George Boole, desenvolveu as leis básicas
e regras matemáticas que poderiam ser aplicadas em problemas de lógica dedutiva.
Até 1938, estas técnicas se limitaram a serem usadas no campo matemático. Nesta
época, Claude Shammon, um cientista do Be1 Laboratories, percebeu a utilidade de tal
álgebra quando aplicada no equacionamento e análise de redes de multicontatos. Com o
desenvolvimento dos computadores, o uso da álgebra de Boole no campo da eletrônica
cresceu, de modo que ela é hoje ferramenta fundamental, para engenheiros e
matemáticos no desenvolvimento de projetos lógicos. Originalmente a álgebra de Boole
foi baseada em proposições que teriam como resultado serem falsas ou verdadeiras.
Shammon usou a álgebra de Boole para equacionar uma malha de contatos que
poderiam estar abertos ou fechados.
No campo de computadores é usada na descrição de circuitos, podendo assumir os
estágios lógicos 1 ou 0. É fácil perceber que a lógica de Boole é extremamente
interrelacionada com o sistema de numeração binária, já que ambos trabalham com duas
variáveis.
Postulados e Teoremas Booleanos:
Toda teoria de Boole está fundamentada 7 postulados apresentados a seguir:
P1 - X = 0 ou X = 1 P5 - 1 + 1 = 1
P2 - 0 . 0 = 0 P6 - 1 . 0 = 0 . 1 = 0
P3 - 1 . 1 = 1 P7 - 1 + 0 = 0 + 1 = 1
P4 - 0 + 0 = 0
Compare estes postulados com as definições de adição lógica e multiplicação lógica,
apresentadas anteriormente.
Fundamentado nos postulados Booleanos, um número de teoremas pode agora ser
apresentado.
O teorema em álgebra de Boole é uma relação fundamental entre as variáveis Booleanas.
O uso dos teoremas irá permitir simplificações nas equações lógicas e manipulações em
circuitos lógicos das mais variadas formas. Analisemos cada um dos teoremas.
T1 - Lei comutativa T2- Lei Associativa
(a) A + B = B + A (a) (A + B) + C = A + (B + C)
(b) A . B = B . A (b) (A . B) . C = A . (B . C)

30/109
T3 - Lei distribuitiva T4 - Lei da identidade
(a) A . (B + C) = A . B + A . C (a) A + A = A
(b) A + (B . C) = (A + B) . (A + C) (b) A . A = A
T5 - Lei da Negação T6 - Lei de redundância
(a) (A) = A (a) A + A . B = A
(b) A . (A + B) = A
T7 – T8 -
(a) 0 + A = A (a) A + A = 1
(b) 1 . A = A (b) A . A = 0
(c) 1 + A = 1
(d) 0 . A = 0
T9 – T10 - Teorema de Morgan
(a) A + A . B = A + B (a) BA+ = A . B
(b) A . (A + B) = A . B (b) .BA = A + B
Observe que todos os teoremas são divididos em duas partes, portanto, são duais entre
si. O termo dual significa que as operações OR e AND são intercambiáveis.
Para se obter o dual de um teorema, basta substituir os "1" por "0" e vice-versa, e
substituir a função lógica AND por OR e vice-versa. Observe o exemplo a seguir:
T1 - Lei comutativa T6 -
(a) A + B = B + A (a) A + A . B = A
(b) A . B = B . A (b) A . (A + B) = A
T8 –
(a) A + A = 1
(b) A . A = 0
Os três primeiros teoremas mostram que as leis básicas de comutação, associação e

31/109
distribuição de álgebra convencional são também válidas para as variáveis Booleanas. A
lei da navegação só é aplicável à lógica de duas variáveis, como é o caso da álgebra de
Boole. A lei redundância pode ser facilmente comprovada da seguinte maneira:
(a) A + A . B = A Colocando A em evidência (b) A . (A + B) = A
A . ( 1+ B) = A A . A + A . B = A
A = A [T7 (b)] A + A . B = A
A . (1 + B) = A [T7 (b)]
A . 1 = A
A = A
Os teoremas T7 e T8 são regras da álgebra Booleana.
T9 pode ser demonstrado como a seguir:
A + A . B = A + B Expandindo a Equação
(A + A ) . (A + B) = A + B [T3(b)] ( Fatoração)
1 . (A + B) = A + B [T8(a)]
A + B = A + B [T7(b)]
O teorema T10 é conhecido como teorema de Morgan e é uma das mais importantes
ferramentas na manipulação de circuitos lógicos.
Simplificação Lógica:
Aplicando-se os teoremas e postulados Booleanos podemos simplificar equações lógicas,
e com isto minimizar a implementação de circuitos lógicos. Vamos analisar como pode ser
feita a simplificação lógica na série de exemplos a seguir:
Exemplo 1:
Considere que a saída de um circuito lógico deve obedecer à seguinte equação:
S = A + A . B + A . B
Se este circuito fosse implementado desta forma através de portas lógicas, teríamos o
circuito da figura a seguir:

32/109
Utilizando-se teoremas de Boole, vamos simplificar a equação dada.
A + A . B + A . B = (A + A . B ) + A . B
= A + A . B [T6 (a)]
= A + B [T9 (a)]
A equação resultante pode ser implementada através do circuito da figura a seguir, ou
seja, uma simples porta OR. Isto significa que os dois circuitos representam a mesma
função lógica.
Naturalmente o circuito simplificado é o ideal, visto que executa a mesma função lógica
com um número reduzido de portas lógicas.
Exemplo 2:
Simplifique a expressão A . (A . B + C)
Solução:
A . (A . B + C) = A . A . B + A . C [T3(a)]
= A . B + A . C [T4(b)]
= A . (B + C) [T3(a)]
1.4.3 - Manipulações Lógicas
Os teoremas de Boole são mais úteis na manipulação de variáveis lógicas do que
propriamente na simplificação. Isto porque, um circuito após simplificado pode não estar
em sua forma minimizada, e este processo de minimização se torna trabalhoso, em
determinados casos, quando feito através de simplificações lógicas. Considere a seguinte
equação lógica:
S= BA+ . Suponha que seja necessário implementá-la através de portas lógicas NAND.
Aplicando o teorema de de Morgan na equação acima e negando duplamente o resultado,
temos:
BA+ .= A . B . [ De Morgan ]
A + B = B.A [ Dupla negação ]

33/109
Observe a figura:
Na realidade, qualquer expressão lógica pode ser manipulada de forma a ser totalmente
implementada através de portas NAND ou NOR, como mostrado nos seguintes exemplos:
Exemplo 3:
1) Implemente as seguintes expressões lógicas:

34/109
2) implemente as seguintes expressões lógicas com portas NOR.

35/109
MAPA DE KARNAUGH:
O mapa de Karnaugh é um método gráfico de minimização de equações lógicas. As
equações descrevem uma função lógica digital que pode ser quebrada e arranjada de
modo que forme um mapa ou ilustração e permita uma simplificação ou redução rápida. O
mapa de Karnaugh é uma alternativa ao uso da álgebra booleana para a simplificação de
expressões lógicas. De fato, ele é preferido em lugar da álgebra booleana porque torna o
processo de redução mais rápido, fácil e eficaz. Essa técnica elimina completamente a
necessidade do uso da álgebra de Boole e permite a você transformar diretamente a
função lógica da tabela da verdade em um mapa que então a levará à forma simplificada.
E com isso nem sempre será necessário escrever antes as equações a partir da tabela.
Formação do Mapa de Karnaugh a partir da Tabela-Verdade:
Um mapa de Karnaugh (mapa K) é um diagrama que fornece uma área para representar
todas as linhas de uma tabela da verdade. A utilidade do mapa K está no fato de que a
maneira particular de localizar as áreas torna possível simplificar uma expressão lógica
por inspeção visual.
• Mapa K para 2 variáveis
Seja a tabela- verdade, onde, as linhas na tabela foram classificadas com números
decimais, representados à esquerda. Estes números de linhas foram obtidos atribuindo
um significado numérico para os O e 1 da tabela da verdade. Assim, a linha AB = 10 é lida
como linha 2, pois, o número binário natural 102 é equivalente ao decimal 2.
Como sabemos, duas variáveis binária, nos fornece 22
(=4) combinações diferentes, que
são representadas nas quatro linhas da tabela verdade. Como o mapa K é um diagrama
em que, cada linha, deve ser representada por uma área, logo, temos que ter quatro
localidades (áreas) diferentes. Assim, o mapa K para duas variáveis, poderá ser do tipo:
No canto direito superior de cada área. os números, representam as linhas da tabela da
verdade. No mapa K do direito, note especialmente a ordem dos números de
identificação. Observe que a ordem é aquela do código binário refletido de Gray.
A característica essencial do mapa K é que compartimentos adjacentes horizontal e
vertical (mas não na diagonal) correspondem a mintermos, ou maxtermos, que diferem
em apenas urna única variável, esta variável aparecendo complementada em um termo e
não complementada no outro, é precisamente com esta finalidade que o código Gray é

36/109
usado para numerar linhas e colunas de mapas K. Posteriormente veremos o benefício
desta característica dos mapas K.
Concluindo o exemplo; escolhido o mapa da esquerda, preenche-se o mapa com 1's em
suas respectivas áreas conforme tabela-verdade.
NOTA: Como faremos uso apenas dos mintermos na formação da equação a partir do
mapa K, achamos por bem não indicarmos os zeros, para maior clareza.
• Mapa K para 3 variáveis
Com três variáveis serão necessários 23
=8 áreas, logo:
Para o exemplo dado, o mapa preenchido fica:

37/109
• Mapa K para 4 variáveis:
Seja a tabela-verdade, para 4 variáveis:
Com 4 variáveis serão necessários 24
=16 áreas, logo:
Para o exemplo dado, o mapa preenchido fica:

38/109
Simplificações de Funções com mapas de Karnaugh:
O mapa, a seguir, contém um par de uns que são adjacentes verticalmente (próximo um
do outro).
O primeiro 1 representa o produto BCDA , o segundo 1 representa o produto ABCD .
Quando nos movemos para o segundo 1, somente uma variável vai da forma
complementada para a anão-complementada (A para A); as outras variáveis não
mudam de forma (B. C e D permanecem não cpmplementadas). Sempre que isto ocorer,
você eliminará a variável que muda de forma:
S=BCD
Vejamos porque:
A equação de soma de produtos correspondente ao mapa é:
ABCDBCDAS += que se fatora em:
A)A(BCDS += como 1AA =+ , então:
BCDS = ... como queríamos demonstrar.
Geralmente um par de uns adjacentes, horizontal ou vertical, significa que a equação de
soma de produtos terá uma variável e um complemento que serão eliminados, como
mostrado anteriormente.
Para fácil identificação, iremos circundar um par de uns adjacentes horizontal ou vertical.
Sempre que houver um par, você pode eliminar a variável que aparece em ambas as
formas, complementada e não-complementada. As variáveis restantes (ou seus
complementos) serão as únicas a aparecer no termo de um único produto correspondente
ao par de uns.
Exemplo: Obtenha a equação booleana para cada mapa K.

39/109
Existindo mais de um par num mapa K, você pode fazer a soma dos produtos
simplificados para obter a equação booleana, como a do exemplo S4.
Quando houver dois pares lado a lado como os dos mapas a seguir, estes poderá ser
agrupa dos gerando o que chamamos de uma quadra.
Quando você notar uma quadra (quatro uns que são adjacentes horizontalmente ou
verticalmente), circunde-a sempre, porque ela leva a um produto mais simples, de fato,
uma quadra elimina duas variáveis e seus complementos, como demonstra o exemplo
seguinte.
O primeiro par representa CA , e o segundo par representa AC. A equação para estes
dois pares é:
ACCAS += que se fatora em:
A)A(CS += que se reduz em:
CS =
As equações simplificadas para os mapas de quatro variáveis anterior, seriam:
BAS1= DCS2 = CBS3 =

40/109
Seguindo o mesmo raciocínio, duas quadras adjacentes podem formar um octeto. Um
octeto elimina três variáveis e seus complementos. Imagine o octeto como duas quadras.
A primeira quadra representa ADDAS += ; e a segunda quadra AD. A equação para
estas duas quadras é:
ADDAS += que se fatora em:
A)A(DS += que se reduz em: DS =
Conclusão: de agora em diante não se incomode com a álgebra. Simplesmente percorra
os uns de um par, quadra ou octeto, e determine qual ou quais variáveis que mudam de
forma. Estas são as variáveis que são eliminadas.
Exemplo: Suponha que você tenha transformado uma tabela-verdade no mapa de
Karnaugh mostrado a seguir.
Consegue-se a maior simplificação na equação quando primeiro forem circundados os
octetos, em segundo as quadras e, por último, os pares. A figura acima ficará.
E a equação será: DBACADCS ++=

41/109
• Sobreposição de Octetos, quadras e pares:
E possível usar o mesmo 1 mais de uma vez. Isto é, sobreponha grupos sempre que for
possível para obter uma maior simplificação na expressão. Vejamos:
Como exemplo, temos a sobreposição de um par e uma quadra. A equação será do tipo:
BCDADS +=
Enrolando o Mapa (Adjacências Externas)
Outra coisa a saber é sobre as adjacências externas. Imagine que você esteja pegando o
mapa e o enrolando de forma que um lado encoste no outro.
Você irá perceber que os dois pares na realidade formam uma quadra. Prova:
CBCBS += equação para os dois pares
B)B(CS += que se reduz em:
CS =
Para indicar isto, desenhe semicírculos em torno de cada par, como mostrado a seguir:
Com esse ponto de vista, a quadra tem a equação:
CS = pois, A e B variam dentro da quadra.

42/109
Exemplo: Obtenha a equação booleana para cada mapa K.
Eliminando grupos Redundantes:
Após terminar de circundar grupos, elimine qualquer grupo redundante, este é um grupo
cujos uns já foram usados por outros grupos. Aqui estão dois exemplos:
Nos dois casos, a quadra é redundante. Portanto, não deverá entrar na equação.
CABACDBCADCAS1 +++= DBACABBDACBAS2 +++=

43/109
- Conclusão:
Resumo do método de obtenção de equações simplificadas a partir do mapa de
Karnaugh.
1. Insira um 1 no mapa K para cada produto fundamental (mintermo) que produz uma
saída 1 na tabela-verdade.
2. Circunde os octetos, quadras e pares. Lembre-se de enrolar e sobrepor para obter
os grupos maiores possíveis.
3. Se restar qualquer 1 isolado, circunde cada um.
4. Elimine qualquer grupo redundante.
5. Escreva a equação booleana fazendo a operação OR (soma) dos produtos
correspondem aos grupos circundados.
Condições Irrelevantes
A tabela-verdade fornece a especificação completa de uma função, apresentando todas
as combinações possíveis das variáveis de entrada do problema, entretanto, em várias
aplicações, existem combinações de variáveis de entrada tais, que os valores lógicos de
saída correspondentes são irrelevantes.
Na prática, estas condições surgem de duas maneiras. Às vezes, realmente acontece que
simplesmente não nos interessa ("don't care") qual o valor assumido pela função para
certas combinações de entrada. Em outras ocasiões, pode acontecer que sabemos que
certas combinações de entrada nunca ocorrerão ("can't happen"). Neste caso, podemos
simular que não nos interessa, pois o efeito final é o mesmo.
Ao se projetar um circuito combinacional, as condições irrelevantes podem ajudar na
simplificação do circuito. Na tabela-verdade ou no mapa de Karnaugh, estas condições
são representadas por um "x". Segundo a conveniência, podem assumir nível O ou 1.
Como verificação, considere os seguintes exemplos.
Exemplos
1) Escrever a equação booleana simplificada que descreva o acionamento da bomba
d'água comandada pêlos sensores A e B, conforme especificação a seguir.
- Quando o nível d'água cobrir a marca "A" o sensor detecta o nível lógico 1 (A=1)
- Quando o nível d'água cobrir a marca "B" o sensor detecta o nível lógico 1 (B=1).

44/109
A tabela da verdade fica:
A B M
0 0 0 1 nível abaixo de B, motor ligado
1 0 1 1 nível abaixo de A e acima de B, motor ligado
2 1 0 X situação impossível de acontecer
3 1 1 0 nível acima de A, motor deslicado
Portanto, o mapa K será:
Se considerarmos: X=0 a equação será: AM =
X=1 a equação será: ABBAM =+=
Neste caso. a condição irrelevante não ajudou na simplificação do circuito. Logo, não foi
considerada no mapa K.
A seguir são resolvidos dois exemplos fictícios em que, o primeiro, as condições
irrelevantes assumem nível 1, tornando mais simples a equação. O segundo, algumas das
condições irrelevantes assumem nível O e outras nível 1, a fim de se ter maior
simplificação na equação.
2) Dada a tabela-verdade, encontre a equação booleana.
Considerando as condições irrelevantes como variáveis de nível lógico 1, temos: CS =
Se fossemos considera-los como de nível 0, teríamos:
CBACBAS +=

45/109
3. Encontre a equação booleana, dado o mapa K.
Analizando o mapa K, se fizermos as condições irrelevantes das posições 6 e 15 iguais a
1 e as codições das posições 1 e 10 iguais a O teremos:
BS = o que representa uma simplificação considerável.

46/109
EXERCÍCIOS
1. Obter as equações booleanas simplificadas dos mapas de Karnaugh.
2. Considere as condições irrelevantes dos mapas K a seguir, de maneira a se ter máxima
simplificação. Obtenha as equações:
3. Dada as tabelas-verdade, obtenha as equações simplificadas a partir do mapa de
Karnaugh.

47/109
4. O código BCD faz uso de 4 bits para representar algarismos decimais de O a 9. Com 4
bits podemos representar 16 combinações, das quais, seis são inválidas. Desenvolva um
circuito que gere uma variável lógica "S" de saída, que indique a validade do código BCD
de entrada.
onde: - Se S = O indica que o código BCD de entrada é válido.
- Se S = 1 indica que o código BCD de entrada é inválido.
5. Desenvolva o circuito lógico combinacional representado pelo diagrama de bloco
abaixo; a seguir, proponha um nome para este circuito.
- Quando S = O, o número binário B deverá ser idêntico ao número binário A.
- Quando S = 1, B deverá ser o complemento de A, ou seja, o número B deverá ser igual
ao A com todos os seus bits invertidos.

48/109
FAMÍLIAS DE CIRCUITOS LÓGICOS:
As famílias utilizadas atualmente dentro da área de Eletrônica Digital são TTL (Transistor-
Transistor-Logic) e CMOS (Complementary Metal Oxide Semiconductor), porém derivam
de uma série de famílias lógicas, hoje obsoletas.
A seguir, vamos relacionar, em escala tecnológica evolutiva, algumas famílias utilizadas
anteriormente, precedentes à família TTL:
• DCTL (Direct-Coupled Transistor Logic)
• RTL (Resistor-Transistor Logic)
• RCTL (Resistor-Capacitor Transistor Logic)
• DTL (Diode-Transistor Logic)
• HTL (High-Threshold Logic)
• ECL (Emiter-Coupled Logic)
CONCEITOS E PARÂMENTROS DAS FAMÍLIAS LÓGICAS
Estudaremos alguns parâmetros, como nível de tensão e corrente, das principais famílias.
FAMÍLA TTL
A porta "NÃO E" é a base da família TTL, pois todas as outras portas desta família são
derivadas dela.
Neste circuito usamos um transistor multiemissor, e na saída usamos dois transistores na
configuração TOTEN POLE (quando um está em corte o outro está em saturação, e vice-
versa).

49/109
NÍVEL DE TENSÃO
Na saída o menor nível alto é 2,4 Volts e na entrada o menor nível alto é 2,0 Volts,
conseqüentemente temos 0,4 volts de segurança ( margem de ruído ).
Na saída o maior nível baixo é 0,4 Volts e na entrada o maior nível alto é 0,8 Volts,
conseqüentemente temos 0,4 Volts de segurança ( margem de ruído ).
NÍVEL DE CORRENTE
O circuito abaixo mostra a conexão entre duas portas lógicas TTL.

50/109
FAN- OUT
O número máximo de portas que podemos conectar a uma outra porta denominamos de
FAN-OUT, que neste caso é igual a 10.
MARGEM DE RUÍDO
Observe que mesmo em condições de limiar, há uma margem de segurança de 0,4 Volts.

51/109
TEMPO DE PROPAGAÇÃO
É o tempo que uma porta leva para responder, ou seja, passar do estado 1 para o estado
0, ou vice- versa.
CIRCUITOS ESPECIAIS
OPEN -COLLECTOR (coletor aberto) Neste caso a saída não é com transistores na
configuração TOTEN -POLE .
Uma resistência de saída é colocada externamente, permitindo ao usuário escolher o
resistor, possibilitando conectar um maior número de portas .

52/109
Observe que a conexão de várias portas OPEN- COLLECTOR gera uma "PORTA E",
onde chamamos de " PORTA E POR FIO".
SCHIMITT-TRIGGER
A porta com tecnologia TTL pode possuir em sua entrada a função de SCHIMITT-
TRIGGER, conforme a porta inversora abaixo.
Quando a porta possui esta função ela é mais imune a ruído.
Como exemplo, veja a inversora abaixo.
A porta considerará a entrada como sendo alto, enquanto sua tensão de entrada for maior
que VT+ ou até que caia abaixo de VT - .
A porta considerará a entrada como sendo baixa, enquanto sua tensão de entrada for
menor que VT- ou até que suba acima de VT+.
DRIVER
Podemos ligar a saída de qualquer porta lógica a um DRIVER, permitindo então fornecer
uma maior corrente ao circuito conectado à porta, sem necessitar de drenar um alto valor
de corrente pela saída desta porta.
Podemos também usar o DRIVER quando necessitamos alimentar um circuito com tensão
diferente da fornecida pela saída da porta lógica.

53/109
PORTAS COM TRANSISTORES SCHOTTKY
As portas com versão Schottky utilizam em seus circuitos o diodo SCHOTTKY, que são
diodos especiais construídos com metal de um lado da junção interna para aumentar a
velocidade de comutação.
Este diodo devidamente colocado entre base e coletor de um transistor forma um conjunto
denominado TRANSISTOR SCHOTTKY, que possui a característica de alta velocidade de
comutação.
.
BUFFER
Na simbologia a bola no controle, pino M, significa chave fechada com nível baixo.
Sem a bola significa chave fechada com nível alto.

54/109
PORTAS LÓGICAS COM TRI-STATE
As portas lógicas que possuem na sua saída a configuração TRI-STATE além dos níveis
alto e baixo, possuem o estado de alta impedância, funcionando com uma chave em
aberto (não drena corrente).
BARRAMENTO
Usamos uma chave (buffer), habilitando as chaves ligadas ao registrador que
queremos que seu conteúdo apareça na “via de dados”.

55/109
VERSÕES DOS CIRCUITOS TTL
Cada versão possui uma característica predominante, conforme tabela abaixo.

56/109
FAMÍLIA CMOS
A família CMOS possue circuitos integrados disponíveis nas séries comerciais 4000a,
4000b e 54/74C, sendo esta última semelhante à TTL na pinagem dos circuitos
integrados e funções .
Além destas, a família CMOS possui versões de alta velocidade e melhor desempenho:
74hc/74hct.
ALIMENTAÇÃO
SÉRIE 4000 e 74C=FAIXA DE 3 V A 15 V
Existem outras séries com outras faixas. Em geral máxima tensão de entrada baixa é
igual a 30 % de VDD e a tensão mínima de entrada alta é igual a 70 % de VDD.
FAN-OUT
De forma geral FAN-OUT igual a 50, sendo uma vantagem em relação ao TTL.
TEMPO DE PROPAGAÇÃO
O tempo de propagação ,de uma maneira geral, é maior que a TTL, porém esta
desvantagem foi amenizada com o aparecimento de novas versões para uso de alta
velocidade.
MARGEM DE RUÍDO
Muito maior que o do TTL.
CÓDIGOS
Existem vários códigos usados na eletrônica digital, sendo cada um útil para certa
situação.
Seguem abaixo alguns códigos, onde destacamos o código "BCD 8 4 2 1".

57/109
CODIFICADOR / DECODIFICADOR
De maneira geral usamos o termo decodificador quando referimos a um circuito que
transforma um código em outro, porém, especificamente codificador é o circuito que
transforma um código conhecido em um código desconhecido ou não usual, sendo de
codificador o contrário.
DECODIFICADOR BINÁRIO / DECIMAL
TABELA VERDADE DE UM DECODIFICADOR B C D 8421 / DECIMAL

58/109
DECODIFICADOR "B C D PARA SEGMENTOS"
DISPLAY
DISPLAY CATODO COMUM DISPLAY ANODO COMUM
O MAIS USADO
Exemplos: DISPLAY FND 500 e FND 560

59/109
CONJUNTO DISPLAY COM DECODIFICADOR
MULTIPLEXADOR
Entre as vária entradas, informações de um sistema, o multiplexador seleciona qual
deverá sair.
Entrada de seleção (endereço): seleciona a entrada escolhida.

60/109
MULTIPLEXADOR DE 2 ENTRADAS DE 1 BIT
A = 0, sairá a entrada I2
A= 1, sairá a entrada I1
DIAGRAMA EM BLOCO -MULTIPLEXADOR 2 ENTRADAS DE 4 BITS
Observe: I1 possue 4 bits
I2 possue 4 Bits
A = 0, sairá a entrada I1( I10,I11,I12,I13)
A = 1, sairá a entrada I2 ( I20,I21,I22,I23)
BLOCO MUX 2 * 4

61/109
CIRCUITO DO MULTIPLEXADOR DE 2 ENTRADAS DE 4 BITS

62/109
DEMULTIPLEXADOR
O multiplexador seleciona qual informação que chega em uma entrada será encaminhada
para a saída selecionada.

63/109
APLICAÇÕES

64/109
CIRCUITOS COMBINACIONAIS / SEQUÊNCIAIS
Até este momento estudamos vários circuitos, porém, suas saídas dependiam somente
das entradas.Estes circuitos são chamados circuitos combinacionais.
Agora vamos estudar circuitos que suas saídas dependem de suas entradas, como
também de suas próprias saídas (anterior) .Estes circuitos são chamados de circuitos
sequênciais.
FLIP-FLOP
Estudaremos primeiramente o funcionamento dos LATCH, depois faremos modificações
para chegarmos aos FLIP-FLOPs , nosso maior objetivo.
TABELA VERDADE TABELA SIMBOLOGIA
Não devemos usar as combinações "1 1 0 " e a "1 1 1", pois na saída teremos
"nivel alto" tanto na saída "Q" e como na "Q barrado" ( por definição Q barrado é o
inverso de Q). .

65/109
DIAGRAMA EM BLOCO DO LATCH DINÂMICOS "R S"
Agora inserimos um clock, tornando um "LATCH" em "LATCH DINÂMICO", onde a saída
altera somente quando o clock estiver ativo.
No caso abaixo o clock é ativado com nível alto.Existem latchs que são ativados quando
o clock for "zero".

66/109
LATCH "TIPO D"
Inserindo uma inversora na entrada do "LATCH RS" obteremos o LATCH TIPO D.
Enquanto o clock for ativo teremos a possibilidade da saída ser alterada várias vezes.
Poderemos alterar o LATCH DINÂMICO para que o clock fique ativo somente na subida
ou decida do clock, esse LATCH modificado chamamos de FLIP-FLOP.

67/109
FLIP- FLOP - EXEMPLO DE CIRCUITO GERADOR DE PULSO POSITIVO
Abaixo outros circuitos geradores de pulso na subido ou decida do pulso.
FLIP-FLOP TIPO D
SÍMBOLO DO FLIP-FLOP TIPO D

68/109
FLIP-FLOP TIPO J K
Alterando o “ FLIP-FLOP R S ", não haverá necessidade de evitar a condição J =1 , K=1
Podemos alterar o FLIP-FLOP J K , inserindo as funções:
Exemplo:
CLEAR=Torna a saída Q=0
PRESET =Torna a saída Q=1
CLEAR e CLEAR e
PRESET SENSÍVEIS PRESET SENSÍVEIS
AO NIVEL BAIXO AO NIVEL ALTO

69/109
FLIP -FLOP J K MESTRE ESCRAVO
Podemos usar dois LATCH J K para obtermos um FLIP-FLOP J K .
FLIP-FLOP DO TIPO T (TOGGLE) OU COMPLEMENTAR

70/109
CHAVES ANTI -BOUNCE
Quando movemos uma chave e mudamos sua posição, de nível alto para baixo ou baixo
para alto, conforme é mostrado na figura abaixo, vários estados temporários acontecem ,
gerando vários pulsos.
Estes pulsos não desejáveis podem , por exemplo , provocar a contagem errada quando
aplicados em circuitos contadores.
CIRCUITO DA CHAVE ANTI - BOUNCE

71/109
CONTADORES
A tabela abaixo mostra os estados das saídas de um contador.
Podemos desenvolver o circuito que execute a tabela acima de duas formas:
Observado a tabela anterior, concluímos que com flip-flops que alterem seus estado a
cada pulso de clock poderemos gerar um contador usando FLIP-FLOPs em cascata.
Com contador assíncrono:
Com contador síncrono:

72/109
Observe a forma de onda do “FLIP-FLOP T” com entrada “T” com nível alto quando
aplicado um clock .
Na saída teremos uma forma de onda com a frequência que é a ½ da freqüência do
clock.
Contadores assíncronos
Usamos vários “FLIP- FLOP T com nível alto “ em cascata.
GRÁFICO PARA O CONTADOR MÓDULO 16 (CONTA ATÉ 15)

73/109
CONTADOR DE DÉCADA:
CIRCUITO CONTADOR DE DÉCADA
Basta zerar os flip-flops quando o contador chegar a 10(Q3=1,Q2=0,Q1=1,QO=0)
OUTRA FORMA DE FAZER UM CONTADOR MÓDULO 10
Basta zerar todos os flip-flops quando Q3 e Q1 forem" 1"

74/109
Atenção: Módulo significa estado.
Exemplo: Contador módulo 4 possui 4 estados, logo conta até 3.(estado 00,01,10, 11)
CONTADOR MÓDULO 6
Módulo 6, significa 6 estados, 0 a 5, logo conta até 5
CONTADOR ASSÍNCRONO DECRESCENTE
Observe que as saídas são agora os "Qs BARRADOS"

75/109
Podemos construir um contador decrescente usando como clock a saída "Q Barrado" de
cada FLIP -FLOP TIPO T.
CONTADOR ASSÍNCRONO CRESCENTE / DECRESCENTE
Controle x=1, contador crescente.
Controle x=0, contador decrescente.

76/109
CONTADORES SÍNCRONOS
RECORDANDO FLIP-FLOP J K
CONTADOR SÍNCRONO MÓDULO 16 (CONTA ATÉ 15)
TABELA VERDADE

77/109
PROJETO
CIRCUITO DO CONTADOR SÍNCRONO MODULO 16
J1=K1=Qo

78/109
CONTADORES COMERCIAIS
Existem vários contadores comerciais, dos quais podemos citar o C I 7493, que é um
contador módulo 16, e o CI 7490, que é um contador módulo 10( década).
Seguem detalhes do CI 7490.
Exemplo : CI 7490
Obs:
- Se QA for conectado à entrada B, e clock à entrada A, contará segundo o código B C D.
- Se QD for conectado à entrada A, e clock à entrada B, contará segundo o código
BIQUINÁRIO.

79/109
DETALHE DO CIRCUITO INTERNO
CONTADOR ATÉ 39 (MÓDULO 40)

80/109
MEMÓRIAS
Memória são dispositivos que armazenam informações.
Na eletrônica digital trataremos de memórias que armazenam informações codificadas
digitalmente que podem representar números, letras, caracteres , comandos, endereços
ou qualquer outro tipo de dado.
ESTRUTURA GERAL DE UMA MEMÓRIA
Endereço= indica em qual posição está guardada ou será guardada a informação
Controle =indica o que desejamos executar :leitura ou escrita.
I/O=Local por onde os dados são retirados ou inseridos.
EXEMPLO DE TAMANHO DE MEMÓRIAS
32 * 8= 32 PALAVRAS de 8 BITS
2 k* 16= 2 *1024 PALAVRAS de 16 BITS
2k * 8=2048 PALAVRAS de 8 BITS
ENDEREÇAMENTO / CONTROLE / "I O " DE DADOS

81/109
MEMÓRIA ROM ( READ ONLY MEMORY)
Permite somente a leitura dos dados gravados previamente em sua fabricação.
O controle CS, chip enable, que está conectado a uns dos pinos da memória,habilita ou
não a mesma. Quando desabilitado, para o caso acima, nível alto, sua saída fica no
estado de alta impedância.
CS=Nível baixo, memória funciona normalmente.
Nível alto , memória não funciona, sua saída fica emalta impedância.
ARQUITETURA INTERNA DE UMA MEMÓRIA ROM
EXEMPLO : MEMÓRIA ROM 4 * 8

82/109
SAÍDA
MEMÓRIA COMPLETA
MEMÓRIA PROM (PROGRAMMABLE READ ONLY )
Permite o armazenamento dos dados pelo próprio usuário, porém feito de modo definitivo.
Após a gravação transforma-se em uma ROM.

83/109
MEMÓRIA EPROM ( ERASEBLE PROM)
É uma ROM PROGRAMÁVEL que permite a gravação de modo semelhante à da PROM,
com a vantagem de poder ser novamente apagada, mediante banho de luz ultravioleta.
EXEMPLO DE MEMÓRIA EPROM 2K * 8
MEMÓRIA EEPROM ou E 2
PROM
É um avanço em relação a EPROM, pois possibilita que os dados sejam apagados
eletricamente e, ainda, isoladamente por palavras de dados, sem necessidade de
reprogramação total, permitindo alterações no próprio circuito, sem a necessidade de
desconexão com circuito, como é o caso da EPROM.
MEMÓRIA RAM (RANDOM ACESS MEMORY )
Permitem a escrita e leitura dos dados e possuem acesso aleatório ou randômico.
São voláteis, pois perdem seus dados com o desligamento da alimentação, o que não
ocorrem com a memórias estudadas até este momento.

84/109
ESTRUTURA DE MEMÓRIA RAM
CÉLULA BÁSICA DE UMA MEMÓRIA RAM
Cada bit é armazenado em um FLIP-FLOP tipo D .
Ao FLIP-FLOP tipo D é acrescentado um circuito para permitir que a saída do flip-flop
chegue até a saída do chip( circuito integrado) quando é desejado a leitura, e o contrário,
isto é, o dado da entrada é armazenado no FLIP FLOP D,quando o objetivo é a escrita.
ARQUITETURA INTERNA DE UMA MEMÓRIA RAM

85/109
EXPANSÃO DE MEMÓRIA
Usamos o pino CS para habilitar, ou não, uma memória. No caso da figura anterior a
habilitação (funcionamento) é com nível 0.
EXEMPLO 1
Neste caso quando CS BARADO = 0 , RAM 1 está funcionando e a RAM 2 fica em tri-
state.
CS BARRADO = 1 ,RAM 1 fica em tri-state e RAM 2 fica funcionando .

86/109
EXEMPLO 2
Neste caso:
CS BARRADO=1, DESABILITA TODAS AS 04 MEMÓRIAS
CS BARRADO=0, PODEMOS HABILITAR UMA MEMÓRIA DE CADA VEZ, CONFORME
CONTROLE ABAIXO.
A6 ,A5=00 HABILITA MEMÓRIA 1

87/109
CIRCUITOS SOMADORES
Para projetar o circuito que execute a tabela abaixo, soma, usamos o mapa de karnaugh.
O circuito projetado é o meio somado, que soma dois bits, isto é, não deve haver o
terceiro bit do " vai um " da etapa anterior.
O circuito que executar tabela abaixo soma inclusive se houver o terceiro bit devido ao "
vai um" da etapa anterior.

88/109
Usando o mapa de karnaugh chegamos ao circuito que executa a soma de três
bits(terceiro bit), devido ao " vai um" (da etapa anterior).
Associando meio somador com somador completo conseguimos o circuito que executa
qualquer soma.
A soma dos " bits menos significativos" não há " vai um" da etapa anterior, isto é, a soma
é com certeza de somente dois bits , logo podemos usar o circuito "meio somador".

89/109

90/109
CIRCUITO SUBTRATOR
Seguindo o mesmo raciocínio, podemos chegar ao circuito subtrator.

91/109
UNIDADE LÓGICA E ARITMÉTICA (ALU)
Dentro da ALU existem vários circuitos como portas lógicas, circuitos somadores e
subtratores.
Conforme a seleção podemos escolher qual circuito queremos ativar, permitindo executar,
por exemplo, soma, subtração ou mesmo a execução de uma função lógica, com uma
inversora.

92/109
CONVERSORES
Segue abaixo uma variação contínua ou analógica de uma grandeza genérica .
CONVERSORES DIGITAL - ANALÓGICO

93/109
EXEMPLO:
Podemos amplificar o sinal, o importante é manter a proporcionalidade.

94/109
CONVERSOR ANALÓGICO-DIGITAL
Neste circuito a “PORTA E” permite a entrada do clock até que a tensão na saída do
conversor D / A fique igual ao nível da tensão de entrada ( que se deseja medir ).
A função do comparador é gerar nível baixo na sua saída (entrada da PORTA E) no
instante que a entrada do comparador (saída do conversor) for igual à tensão de entrada,
impedindo mais clock no contador.
Neste instante o contador possui o valor da tensão que se deseja medir e o flip-flop
” TIPO D “ armazena esta informação binária.

95/109
LABORATÓRIO
EXERCÍCIO: Monte um relógio digital, segue sugestão.

96/109
MÓDULO 8810-(MÓDULO DE EXPERIÊNCIAS)
PLACA DE MONTAGENS

97/109
ATENÇÃO PARA A CHAVE DE SELEÇÃO TTL OU CMOS

98/109
CIRCUITOS INTEGRADOS (C I)

99/109
7403-NÄO E com open collector
74126- Buffer com Tri-state

100/109
EXERCÍCIOS – SÉRIE 1:
1-a)Transforme os números abaixo da base 10 para as bases 2 , base 8 e base 16
1-a-1)20 1-a-2-)15 1-a-3-)40
1-b)Transforme os números abaixo da base 2 para as base10 , base 8 e base 16
1-b-1) 1 0 1 0 1 1 1-b-2) 1 1 0 0 1 1-b-3) 0 11 1 0 0 0 1 0 1
1-c)Transforme os números abaixo da base 16 para as base2 , base 8 e base 10
1-c-1) 2A 1-c-2) 15 1-c-3) 3D4
2)Monte a tabela verdade para as portas abaixo, considerando as variáveis de entrada
como sendo A , B. S como sendo a saída.
2-1) PORTA E 2-2)PORTA OU 2 .3)PORTA NE 2.4) PORTA NOU
3)Montar a tabela verdade para a porta OU EXCLUSIVO e NÃO EXCLUSIVO.
4)Montar os circuitos das portas abaixo utilizando somente resistores,diodos e fonte de
alimentação.
As entradas são A , B , C , D e a saída é S
4.1)Porta E 4.2) PORTA OU
5) Monte a PORTA INVERSORA utilizando somente resistores ,transistores e fonte de
alimentação.
6) Monte os circuitos abaixo.

101/109
7)Em binário quantos BITs são necessários para contar até :
7-1) 8 em decimal 7.2)10 em decimal 7.3)16 em decimal 7.4)33 em decimal
8) Para cada circuito monte a sua expressão booleana e a tabela verdade.
.
9)SIMPLIFIQUE
10) Quantos bits de controle são necessários para um multiplexador de :
a) 4 palavras de 1 bit
b) 4 palavras de 10 bits
11) Quantos bits de controle são necessários para um demultiplexador :
a)7 palavras de 1 bit
b)6 palavras de 10 bits
12) Monte o multiplexador para :
a) 2 palavras de 1 bit b) 4 palavras de 1 bit

102/109
13)Monte as expressões booleana para as tabelas verdade abaixo utilizando os métodos:
SOMA DOS PRODUTOS, PRODUTROS DA SOMA e KARNAUGH.
As entradas são A , B , C . S são as saídas
13-1) 13-2)
A B S
0 0 1
0 1 1
1 0 0
1 1 0
A B C S1 S2
0 0 0 1 1
0 1 1 X X
1 1 0 1 X
1 0 1 0 0

103/109
EXERCÍCIOS – SÉRIE 2:
1)Usando FLIP-FLOP J K sensível a decida, monte:
1.1) Flip-flop tipo D 1.2) Flip-flop tipo T
2) FLIP-FLOP
OBS:CK igual a DE , pulso de clock , ck ,de alto para baixo.
CK igual a S, pulso de clock ,ck, de baixo para alto.
Considere inicialmente a saída QO=0
Complete a tabela abaixo para :
flip-flop D flip-flop T flip-flop JK flip-flop J K
Decida subida Decida Subida
3) Usando FLIP-FLOP, monte os contadores assíncronos:
3.1) Módulo 16, crescente 3.2)Módulo 8, decrescente
4) Possuindo um oscilador de onda quadrada de 400 khz, com valor de tensão de 0 v e 5
v , e vários flip-flops J K ,obtenha:
A)200 KHZ B)100 KHZ
5) Monte, com porta lógica, um multiplexador de 2 entradas , sendo entrada e saída de 1
bit .
CK J K Q0
DE 1 0
S 0 1
DE 0 1
DE 1 1
S 0 1
DE 1 0
DE 1 0
DE 1 1
CK D Q0
DE 1
DE 0
S 0
DE 1
DE 0
S 1
S 1
S 1
CK T Q0
S 1
DE 0
S 1
DE 0
DE 0
S 1
S 1
S 1
CK J K Q0
S 1 0
S 0 1
DE 1 0
DE 1 1
S 0 1
DE 1 0
DE 1 0
DE 1 1

104/109
6) Para o multiplexador abaixo, quantos bits de controle(endereço), no mínimo, são
necessários:
6.1)10 entradas , sendo entrada e saída de 1bit.
6.2) 4 entradas , sendo entrada e saída de 4 bit
7)Quantos FLIP- FLOPs são necessários , no mínimo, para montar:
a)contador modulo 5 b)contador modulo 12
8) Quantos bits de endereçamento são necessários para uma memória de capacidade:
8-1) 1 k * 8 8-2) 128 * 4 8-3) 130 * 2 8-4) 8 * 16
9-Monte as expressöes booleanas e o circuito dos seguintes decodificadores, sendo A ,B
as entradas . S1 , S2 , S3 são as saídas.
A )
A B S1 S2 S3
0 0 0 1 1
0 1 1 0 1
1 0 1 1 0
B)
A B S1 S2 S3 S4
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

105/109
10) Usando o CI 7490, monte o contador módulo:
a) 10 B) 2
c)24 (use 02 ci´s)
11)Use o CI 7490 para ser um divisor por :
a) Por 2 B) por 6
R01
QD QBCKA NC QA GND QC
CKB R02 NC VCC R91R91
7490
R01
7490
R01
7490
R01
7490
R01
7490
R01
7490

106/109
OBS:Para o CI 7490 contar em BCD é necessário:
*Que a saída QA seja linterligada com a entrada B (CKB).
*O clock deverar ser ligado ao pino CK A(pino 14).
O CI 7490 é sensível à decida do clock.
RESET INPUTS OUT PUTS
R01 R02 R91 R92 QD QC QB QA
1 1 O X O O O O
1 1 X O O O O O
X X 1 1 1 O O 1
O X O X CONTAGEM
X O X O "
O X X O "
X O O X "
BCD
QD QC QB QA
O O O O
O O O 1
O O 1 O
O O 1 1
O 1 O O
O 1 O 1
O 1 1 O
O 1 1 1
1 O O O
1 O O 1

107/109
ASSUNTOS ABORDADOS
Sistemas de numeração
Portas lógicas
Expressões, circuitos e tabelas verdade
Álgebra de Boole
Mapa de Karnaugh
Famílias de circuitos lógicos
Família TTL
Circuitos especiais
Open-collector
Schimitt-trigger
Portas com transistores schottky
Tri-state
Barramento
Versões de circuitos TTL
Família CMOS
Códigos
Códigos /Decodificadores
Multiplexador / Demultiplexador
Circuitos combinacionais / Seqüenciais
Flip-flip
Chaves anti-bounce
Contador
Memórias
Circuitos somadores
Circuitos Subtratores
Alu
Conversores digital/ analógico
Conversores analógico/digital
Laboratóio
Exercícios

108/109

109/109
Bibliografia:
1. Elementos de Eletrônica Digital
Autores: Ivan Valeije Idoeta e Francisco Gabriel Capuano
Editora: Érica
2. Apostila de Eletrônica Digital
Autor: Geraldo arcelo Alves de Lima
CEFET-ES
3. Apostila de Eletrônica Digital
Autores: Jader de Oliveira
SENAI-ES

Apostila digital cefetes

Mais conteúdo relacionado

Mais procurados

Semelhante a Apostila digital cefetes

Apostila digital cefetes