1) O documento descreve um experimento para estudar flip-flops RS, D e JK usando circuitos integrados. 2) O objetivo é comprovar experimentalmente o funcionamento de um flip-flop RS síncrono e conhecer os flip-flops D e JK usando os circuitos integrados 74LS00, 74LS74 e 74LS76. 3) O procedimento inclui montar os circuitos dos três tipos de flip-flop e preencher tabelas variando suas entradas e observando as saídas.

1. 1
Universidade Nove de Julho
Flip-Flop RS, Tipo D e JK Experiência 03
Identificação dos alunos Rev28082015
1 Turma:
2 Disciplina: Circuitos Digitais I
3 Data: ____/_____/_____
4 Profº Laboratório:
5 Visto Profº:
Objetivos
 Comprovar experimentalmente o funcionamento do flip-flop RS síncrono com o CI 7400;
 Conhecer e ensaiar o CI 7474 (Filp-Flop D) da família lógica TTL;
 Conhecer e ensaiar o CI 7476 (Flip-Flop JK) da família lógica TTL.
Material Experimental
 CIs: 74LS00, 74LS74 e 74LS76;
 Kit Didático: Datapool 8810.
Procedimento (Duração Máxima: 55 minutos)
ATENÇÃO: Durante a montagem do experimento, o kit 8810 deverá estar DESLIGADO! O
mesmo será ligado assim que todas as conexões da montagem forem verificadas.
1. Montar o circuito do flip-flop RS síncrono com portas NAND conforme o diagrama mostrado
na Figura 1 a seguir:
CK
R
S
QInv
Q
12
13
11
74LS00
9
10
8
74LS00
4
5
6
74LS00
1
2
3
74LS00
Figura 1
2. Variar os níveis lógicos de entrada conforme o quadro 1 a seguir.

2. 2
Quadro 1
Entradas Saídas
R S CK Q Q Inv.
0 1 1
0 0 0
1 0 0
1 1 0
0 1 0
0 0 1
1 0 1
0 0 0
0 1 0
1 1 0
1 0 0
1 1 1
1 1 0
0 0 1
1 0 1
3. Montar o flip-flop tipo D, utilizando o CI 74LS74 como mostrado na figura 2.
L0
L1
+5V
+5V
C
A
4
S
2D
3CP
1
R
6Q
_
5Q
U1A
Vcc = pino 14
Gnd = pino 7
Figura 2
4. Variando-se as entradas A e C, preencha as saídas L0 e L1 no quadro 2.
Quadro 2
Entradas Saídas
0 Clock Q Q inv.
A C L1 L0
0 0
0 1
0 0
1 0
1 1
1 0
1 1
0 1
1 1
0 1

3. 3
5. Montar o flip-flop tipo J-K, utilizando o CI 74LS76 como mostrado na figura 3.
+5V
+5V
L0
L1
B
C
A
2
S
4J
1 CP16K 3
R
14Q
_
15Q
U1A
Vcc = pino 5
Gnd = pino 13
Figura 3
6. Completar o quadro 3 abaixo.
Quadro 3
Entradas Saídas
J K Clock Q Q inv.
A B C L1 L0
0 0 0
0 0 1
0 0 0
1 0 0
1 0 1
1 0 0
0 1 0
0 1 1
0 1 0
1 1 0
1 1 1
1 1 0

4. 4
Questões Teóricas
1. Esquematize um flip-flop RS com entrada clock apenas com portas NOU. Para o circuito
obtido, escreva as tabelas, mostrando a atuação de R, S e clock.
2. Em função dos sinais aplicados, determine as formas de onda da saída Q, para os flip-flop
da figura abaixo.