Teoria heterotrófica e autotrófica dos primeiros seres vivos..pptx
Introdução
1. CIRCUITOS DIGITAIS
Prof.ª Ms. Elaine Cecília Gatto
Curso: Ciência da Computação
Revisão: Sistemas de Numeração e Portas Lógicas
2. REVISÃO
• LSB = Least Signifcant Bit ou Bit Menos Significativo
• MSB = Most Significant Bit ou Bit Mais Significativo
• Até onde você pode contar usando um número de x
bits?
• X = 5 2x – 1 = 25 – 1 = 32 – 1 = 3
• Quantos nUmeros podem ser representados com x
bits?
• X = 1 2x = 21 = 2 combinaçoões
• X = 10 2x = 210 = 1.024 combinações
3. 1. CONVERSÃO BINÁRIO - DECIMAL
Binário: 00001110001 = (00001110001)2
Decimal: ___________
210
29
28
27
26
25
24
23
22
21
20
1024
512
256
128
64
32
16
8
4
2
1
Colocar o número binário na tabela
Obs.: este número binário tem 11 BITS.
8. 2. CONVERSÃO DECIMAL - BINÁRIO
Decimal: 234 = (234)10
Binário: _________________
1
1
210
29
28
27
26
25
24
23
22
21
20
1024
512
256
128
64
32
16
8
4
2
1
Colocar o número 1 nas posições onde der para somar. Verificar na
tabela, onde o número se encaixa. 256 é maior que 234, portanto,
não podemos colocar o número 1 em 256. Entretanto, 128 + 64 =
192, que é menor que 234, então, colocamos 1 em 128 e em 64. O
processo se repete até conseguir completar o número. Onde não
der para somar, colocamos zero.
15. 4. CONVERSÃO DECIMAL - OCTAL
Decimal: 55 = (55)10
Binário: 00000110111 = (00000110111)2
Octal: _____________________
3º bit do número
octal
4º bit
2º bit do número
octal
1º bit do número
octal
0
0
0
0
0
1
1
0
1
1
1
21
20
22
21
20
22
21
20
22
21
20
2
1
4
2
1
4
2
1
4
2
1
0
0
4+2=5
4+2+1=7
Agora, somar as posições que contem os números um,
separadamente, conforme mostra a tabela. O número
octal será:
0057
16. 4. CONVERSÃO DECIMAL - OCTAL
Decimal: 55 = (55)10
Binário: 00000110111 = (00000110111)2
Octal: 0057 = (0057)8
3º bit do número
octal
4º bit
2º bit do número
octal
1º bit do número
octal
0
0
0
0
0
1
1
0
1
1
1
21
20
22
21
20
22
21
20
22
21
20
2
1
4
2
1
4
2
1
4
2
1
0
0
5
7
17. 5. CONVESÃO HEXADECIMAL - DECIMAL
A
1048576
164
65536
8
0
163
162
161
160
12
165
F
15
8
0
4096
256
16
11
C
C
10
B
Hexadecimal: CF80 = (CF80)16
Decimal: _______
12
D
13
E
14
F
15
1
Para converter um número hexadecimal para decimal,
basta colocar os números hexadecimais em sequencia
na tabela, como mostrado acima. Em seguida, devemos
substituir as letras pelos valores correspondentes. Somente
depois, será feito o cálculo, da mesma forma que os
octais
23. BCD – DECIMAL CODIFICADO EM BINÁRIO
• Cada dígito é representado com 4 bits binários, de acordo com
o sistema ponderado 8, 4, 2, 1.
• Para converter números decimais para BCD basta dividir o
número em grupos de quatro, cada grupo de 4 bit é
correspondente a um número decimal.
• Exemplo: converta o número decimal 3906 para BCD
• Resposta: (3906)10 = (0011100100000110)2
3
9
0
6
0011
1001
0000
0110
24. BCD – DECIMAL CODIFICADO EM BINÁRIO
• 4 bits = 1 a 15
• Os seis numeros acima de 9 não são números BCD válidos, pois
não se convertem em um único número decimal
• Números binários BCD válidos: 0000, 0001, 0010, 0011, 0100,
0101, 0110, 0111, 1000, 1001
• Números binários BCD inválidos: 1010, 1011, 1100, 1101, 1110,
1111.
25. BCD – DECIMAL CODIFICADO EM BINÁRIO
• Convertendo número binário em número decimal:
0110
1001
0011
6
9
3
26. TTL
• Ttl = Transistor transistor logic
• Identificada pelos dois primeiro dígitos do número do
dispositivo
• 74XX o CI atende às especificações comerciais.
Opera entre 0°C e 70°C
• 54XX o CI atende às especificações comerciais.
Opera entre -55°C e +125°C
• As letras que seguem o 54/74 indicam a subfamília do
CI.
27. TTL
• As mais comuns são:
•
•
•
•
•
•
•
SEM LETRAS = TTL padrão
LS = Schottky de baixa potência
S = Schottky
L = Baixa potência
ALS = Schottky avançado de baixa potência
AS = Schottky avançado
F = TTL Schottky avançado da Fairchild (FAST)
• Os números que seguem a designação da subfamília indicam
a função do CI.
28. TTL
• 74XX = operam com tensão de alimentação variando entre
4,75V e 5,25V
• 54XX = operam com tensão de alimentação variando entre
4,50V e 5,50V
• EXEMPLOS:
• 54LS10 = é um CI com 3 portas NAND de 3 entradas
Schottky de baixa potência
• 74ALS32 = é um CI com 4 portas OR de 2 entradas Schottky
avançado de baixa potência
29. CMOS
• Transistor de efeito de campo do tipo
complementary metal-oxide semicondutor
(semicondutor metal-óxido complementar)
30. CMOS
• Vantagens em relação aos CI’s TTL’s
• Ampla faixa de tensões (3 a 15V)
• Baixo consumo de energia
• Alta imunidade a ruído
• Desvantagens:
• Altos atrasos de propagação;
• Baixas capacidades de acionamento de
corrente;
• Sensibilidade à descarga eletrostática;
31. CMOS
• Exemplos:
• 4001 - quatro portas nor de 2 entradas
• 4012 – duas portas nand de 4 entradas
• 4070 – quatro portas exclusive-or
entradas
• 74Cxx ou 54Cxx
• 74HCxx
• Etc
de
3
32. PORTAS INVERSORAS
A
S=A
A
S=A
Entrada
A
0
1
Saída
S
1
0
Indicador de inversão = é a bolinha branca;
Ativo em nível baixo (active Low) = quando o indicador de invesão
aparece na saída da porta lógica;
Ativo em alto nível (active High) = quando o indicador de invesão
aparece na entrada da porta lógica;
33. PORTAS INVERSORAS
• Encapsulamento DIP 14 pinos
• Tecnologias TTL e CMOS
• Vcc = +5V (pino 14 – entrada de energia)
• GND = 0V, ligado ao terra, pino 7
• Cada um dos seis inversores são independentes (hex)
• 7404 = CI TTL padrão
• 74C04 = seis inversores com tecnologia CMOS avançado
• 74HC04 = seis inversores CMOS de alta velocidade (HIGH
SPEED CMOS)
• 74HCT04 = seis inversores
compatível com TTL
CMOS
• 74LS04 = TTL Schottky de baixa potência
de
alta
velocidade
35. PORTA OR
• FORMA DE ONDA
• Porta lógica equivalente: porta anda com inversores nas duas
entradas e na saída
• 7432 = contém quatro portas or (quad), independentes, de
duas entradas
• 4072 = contém duas portas or (dual), CMOS de quatro
entradas
• 74LS32 = TTL Schottky de baixa potência. Quatro portas OR de
2 entradas.
• 74CH32 = CMOS de alta velocidade. Quatro portas OR de 2
entradas.
• 4071 = CMOS. Quatro portas OR de 2 entradas.
37. PORTA OR
• Habilitação e inibição de portas
• Uso comum de portas lógicas: controle do fluxo de dados da
entrada para a saída
• Uma entrada é usada como controle
• Outra entrada contem os dados a serem transferidos para a
saída
• PORTA HABILITADA: quando há permissão para a passagem
dos dados
• PORTA INIBIDA: quando não há permissão
38. PORTA OR
• Habilitação e inibição da porta
Entradas
Saídas
Controle
Dados
Y
Habilitar
0
0
0
1
1
0
Os dados passam inalterados
Inibir
1
1
0
1
0
0
Saída bloqueada em 1
39. PORTA AND
• Forma de onda
• Porta lógica equivalente: uma porta OR com inversores nas
duas entradas e na saída
• 7408 = quad, 4 portas AND de 2 entradas independentes
• 7411 = triplo, 3 portas AND TTL de 3 entradas
• 4082 = dual, 2 portas AND CMOS de 4 entradas
• 74ALS08 = TTL Schottky avançado de baixa potência, 4 portas
AND de 2 entradas
• 74ACT08 = TTL CMOS avançado compatível com TTL, 4 portas
AND de 2 entradas
• 74HCT11 = CMOS de alta velocidade compatível com TTL, 3
portas AND de 2 entradas
• 4081 = CMOS, 4 portas AND de 2 entradas
41. PORTA AND
• HABILITAÇÃO DA PORTA
Entradas
Saídas
Controle
Dados
Y
Inibir
0
0
0
1
0
0
Saída bloqueada em 0
Habilitar
1
1
0
1
0
1
Os dados passam inalterados
42. PORTA NAND
• FORMA De onda
• PORTA LÓGICA EQUIVALENTE: uma porta OR com inversores
nas duas entradas
• 7400 = quad, quatro portas NAND TTL de duas entradas
• 7410 = triplo, três portas NAND de três entradas
• 74C30 = uma porta NAND CMOS de oito entradas
• 74HCT00 = CMOS de alta velocidade compatível com TTL, 4
portas de 2 entradas
• 74ALS10 = TLL Schottky avançado de baixa potência, 3 portas
de 3 entradas
• 74LS20 = TTL Schottky de baixa potência, 2 portas NAND de 4
entradas
• 7430 = TTL, NAND de 8 entradas
43. PORTA NAND
• 74ALS133 = TTL Schottky avançado de baixa potência, NAND
de 13 entradas
• 4011 = CMOS, 4 portas de 2 entradas
• 4012 = CMOS, 2 portas de 4 entradas
• 4023 = CMOS, 3 portas de 3 entradas
45. PORTA NAND
• HABILITAÇÃO DA PORTA
Entradas
Saídas
Controle
Dados
Y
Inibir
0
0
0
1
1
1
Saída bloqueada em 1
Habilitar
1
1
0
1
1
0
Os dados passam invertidos
46. PORTA NOR
• FORMA DE ONDA
• PORTA LÓGICA EQUIVALENTE: uma porta AND com inversores
nas duas entradas
• 74LVQ02 = TTL Quiet de baixa tensão, 4 portas de 2 entradas
• 7425 = TTL, 2 portas de 4 entradas
• 74ALS27 = TTL Schottky avançado de baixa potência, 3 portas
de 3 entradas
• 4001 = CMOS, 4 portas de 2 entradas
• 4002 = CMOS, 2 portas de 4 entradas
• 4025 = CMOS, 3 portas de 3 entradas
48. PORTA NOR
• HABILITAÇÃO DA PORTA
Entradas
Saídas
Controle
Dados
Y
Habilitar
0
0
0
1
1
0
Os dados passam invertidos
Inibir
1
1
0
1
0
0
Saída bloqueada em 0
54. EXCLUSIVE-OR
• HABILITAÇÃO DA PORTA
• FORMA DE ONDA
Entradas
Saída
Controle
Dados
Y
Os dados passam
0
0
0
1
0
1
Os dados passam invertidos
1
1
0
1
1
0
56. PARIDADE
• Bit de paridade:
• Um bit adicional que assegura que os
dados foram transferidos corretamente
• Paridade par:
• O número total de uns ou zeros na palavra
deve ser par
• Paridade ímpar:
• O número total de uns ou zeros na palavra
deve ser ímpar
57. PARIDADE
• Gere o bit de paridade par para o seguinte número
binário: 1 0 1 1 1 0 1
• Quantos números zeros temos? Conte!
•1011101
• Dois números zero!
• Quantos números 1 temos? Conte!
•1011101
• Temos 5 números 1. Cinco não é par! Então, deve ser
adicionado um número 1 na parte mais significativa
do bit, ficando assim o número binário:
•11011101
58. PARIDADE
• Gere o bit de paridade ímpar para o número binário
a seguir: 1100110
• Quantos zeros e uns temos? Conte!
•1100110
• 4 números um, que são considerados pares. 3
números zero. O bit de paridade ímpar deve ser 1.
portanto, um número 1 deve ser adicionado ao ínicio
do número binário, como a seguir:
•11100110
59. PARIDADE
• Exercícios
• Gere o bit de paridade par para os seguintes números
binários
• 0000000
• 1111111
• 101010 1
• Gere o bit de paridade ímpar para os seguintes números
binários
• 1100111
• 0000000
• 1111111
62. EXERCÍCIOS
• Use portas exclusive-or para construir um gerador de
paridade de 6 bits. O bit de paridade deverá se
tornar o sétimo bit. Faça também:
• Diagrama de temporização
• Tabela verdade
• Expressões
64. EXERCÍCIO
• Utilize o gerador de paridade par/ímpar para
fornecer o bit de paridade par para 1111110. Faça
também:
• Diagrama de temporização
• Tabela verdade
• Expressões
65. VERIFICADOR DE PARIDADE
• É um circuito capaz de determinar se o número total de 1’s é
par ou ímpar.
• Se a saída no circuito for zero, então o número de 1’s é par.
• Se a saída no circuito for um, então o número de 1’s é impar.
• Transmissão de 7 bits de dados mais 1 bit de paridade, total de
8 bits
• Exemplo: a sequencia 01001101 foi recebidda como 7 bits de
dados e 1 bit de paridade par. Utilize o circuito verificador de
paridade para a verificação de eventuais erros de paridade.
• Resposta: a saída zero, no circuito, indica a recepção de um
número par de 1’s, portanto, nenhum erro de paridade foi
detectado
67. VERIFICADOR DE PARIDADE
• Exercício:
• A sequencia 11000110 foi recebida como 7 bits de dados e 1
bit de paridade ímpar. Utilize o circuito para verificar eventuais
erros de paridade. Faça também:
• Diagrama de temporização
• Tabela verdade
• Expressões
68. GERADOR/VERIFICADOR DE
PARIDADE DE 9 BITS
• Datasheet 74S280
• Circuito integrado de média escala
Saídas
Número de entradas (A-I) na
condição de nível alto
Par
Ímpar
0, 2, 4, 6, 8
H
L
1, 3, 5, 7, 9
L
H
69. GERADOR/VERIFICADOR DE
PARIDADE DE 9 BITS
• EXEMPLO:
NOME
PINO
I0
• Utilize o 74S280 como um gerador de
paridade par de 8 bits (7 bits de
dados e 1 bi de paridade). Gere o bit
de paridade para 01010101.
SINAL
A
8
I1
B
9
I2
C
10
I3
D
11
I4
E
12
I5
F
13
I6
G
1
I7
H
2
I8
I
4
SE
PAR
5
SO
IMPAR
6
70. GERADOR/VERIFICADOR DE
PARIDADE DE 9 BITS
O número total de 1’s é par.
SO torna-se nível alto (luz ligada) e define
o bit de paridade par como 1.
10101010
71. GERADOR/VERIFICADOR DE
PARIDADE DE 9 BITS
• EXERCÍCIOS
• Utilize o 74S280 como um gerador de paridade par de 8 bits,
sendo 7 bits para dados e 1 bit para paridade. Gere o bit de
paridade para 1111110. O número total de 1’s é par,
PORTANTO, 01111110.
72. GERADOR/VERIFICADOR DE
PARIDADE DE 9 BITS
• EXERCÍCIOS
• Utilize o 74S280 como um gerador de paridade ímpar de 8 bits,
sendo 7 bits de dados e 1 bit de paridade. Gere o bit de
paridade para 1010101. O número total de 1’s é par, portanto,
11010101
73. GERADOR/VERIFICADOR DE
PARIDADE DE 9 BITS
• *** VERIFICAR NO LIVRO TOCCI POIS OS EXEMPLOS DO LIVRO
DO JAMES ESTÃO DIFERENTES DO SIMULADO NO CIRCUITO
MAKER - verificador
74. COMPARADOR
• As portas EXCLUSIVE-OR também podem ser usadas
para comparar dois números e decidir se eles são
iguais.
• Uma entrada zero indica que os números são
diferentes
• Uma entrada um indica que os números são iguais
• EXEMPLO: compare 1010 e 1001
• Este comparador indica somente se A= B ou se A é
diferente de B
76. COMPARADOR
• 74LS85 e 74HC85 = Cis compradores de magnitude
de 4 bits
• Saídas = A igual a B, A maior que B e A menor que B
• Pinos 2, 3 E 4 = entradas de expansão
• Pinos 2 e 4 = devem ser aterrados quando não
expandido
• Pino 3 = deve estar em nível alto quando não
expandido
