Apresentação 10/11/2008

1. ARQUITETURA E
ORGANIZAÇÃO DE
COMPUTADORES
ARQUITETURA DE SERVIDORES

2. Quem?
Bruna Moreira
Gustavo Issamu
Mayller Ronam
Paulo Cassio
Rafael Noaldo

3. O quê é um Servidor ?
Servidor é um sistema de computação que
fornece serviços a uma rede de computadores.
Os servidores baseiam-se em entradas e saídas
de informações, o que implica em interfaces de
entrada e saída e discos rígidos de alto
desempenho e confiabilidade.

4. Arquitetura RISC
RISC - “Reduced Instruction Set Computer”, é
uma linha de arquitetura de computadores que
favorece um conjunto simples e pequeno de
instruções que levam aproximadamente a mesma
quantidade de tempo para serem executadas.
Os processadores baseados na computação de
conjunto de instruções reduzido não tem micro-
programação, as instruções são executadas
diretamente pelo hardware

5. Arquitetura SPARC
SPARC - Scalable Processor ARChitecture, é
inspirada na máquina
RISC I de Berkeley, e seu conjunto de
instruções e organização de registradores são
fortemente baseados no modelo RISC de
Berkeley.

6. Arquitetura PowerPC
PowerPC - Power Optimization With Enhanced
RISC Performance Computing, teve sua primeira
implementação o modelo 601, que equipou o
Apple PowerMac 6100, lançado em 1994.
Os processadores PowerPC ainda estão
presentes em consoles de jogos (Xbox 360,
Nintendo Wii), esta arquitetura está presente no
microprocessador Cell, do PlayStation 3.

7. Arquitetura Opteron
Amd Opteron, foi o primeiro processador a
implementar a arquitetura AMD64 (também
conhecida como x86-64), permite que sistemas
operacionais de 64 bits executem aplicações
legadas de 32 bits (arquitetura x86 ou IA32) sem
recompilação.
É indicado para servidores de rede e estações de
trabalho de alto desempenho, existem modelos
single, dual e quadcore.

8. Características do
Processador
16 registradores de propósito geral (GPR) de 64
bits.
16 registradores de 128 bits para operações
multimídia.
8 registradores para operações de ponto
flutuante de 80 bits.
Pipeline de 12 estágios para inteiros e 17
estágios para operações de ponto flutuante.
HyperTransport, três conexões, cada uma com
dois canais (um em cada sentido) de 16 bits, taxa
de transferência de 4 GiB/s em cada canal.

9. Controladora de memória
integrada
Possui a capacidade de endereçar até 1tb de
memória física e 256tb de memória virtual.
Duas características são tecnicamente relevantes
na CMI:
1º - a baixa latência para acessar os dados na
memória .
2º - a configuração de quase-NUMA (Non-Uniform
Memory Access) em ambientes multiprocessados.

13. Arquitetura Intel Itanium
Itanium, é um processador de alto desempenho,
é resultado de uma colaboração entre Intel e
Hewlett Packard que começou no ano de 1994
nos laboratórios da HP.
É um processador de 64 bits puro sangue que
não usa nem RISC nem CISC e sim uma
arquitetura nova chamada pela Intel de EPIC,
logo é utilizado apenas em servidores de missão
critica e supercomputadores.

15. Arquitetura Intel Itanium
O Itanium é um processador capaz de executar
muitas operações por ciclo, que possa apresentar
um bom desempenho mesmo operando à
freqüências mais baixas.
O Itanium é capaz de processar entre 8 a 20
instruções por ciclo, dependendo do tipo de
instruções utilizadas pelo aplicativo.
O Pentium 4 é capaz de executar apenas de 3 a 8
instruções por ciclo, muito menos, enquanto o
Athlon mantém entre 6 e 9 instruções.

17. Arquitetura EPIC
Explicitly Parallel Instruction Computing,consiste
em uma nova arquitetura, nem RISC, nem
CISC, onde o processador é capaz de
processar várias instruções simultaneamente.
Algumas das características que distinguem a
arquitetura EPIC das abordagens tradicionais
são:

18. Arranjo das instruções em grupos que
explicitamente denotam paralelismo;
Disponibilidade abundante de registradores, o
que reduz significativamente o número de
acessos à memória e permite a implementação
de pilhas usando-se registradores;
Especulação de controle e de dados, o que
minimiza o impacto da latência no acesso à
memória;
Suporte aos dois modelos de memória
comumente usados por sistemas operacionais:
multiple-address space (MAS) e single-address
space (SAS).

19. Pipeline
O processador Itanium é um tipo de CPU
superescalar, portanto ela tem pipelines que
podem operar em paralelo em diferentes
elementos de dados escalares. Eles podem
buscar duas ou mais instruções juntas,
decodificá-las ao mesmo tempo e
possivelmente executá-las simultaneamente.
Os processadores superescalares têm o design
encarecido, pois a CPU deve conter vários
conjuntos de unidades lógicas e funcionais.

20. Memória
O sistema de memória do processador Itanium
tem uma estrutura de cache de 3 níveis:
uma cache de instruções de primeiro nível (L1I),
uma cache de dados de primeiro nível (L1D),
uma cache unificada no segundo nível (L2), e
uma cache unifica no terceiro nível (L3)

21. Barramento
O barramento de dados é de 128 bits de largura
e opera de forma síncrona, alcançando um pico
de largura de banda de 400 milhões de
transações de memória ou 6.4 GB por segundo.
O processador Itanium2 com 9MB de cache L3
tem múltiplas opções de velocidade de
barramento – 200 MHz, 266 MHz e 333 MHz. A
freqüência de operação é a única mudança no
barramento do sistema.

22. Conclusão
A tecnologia dos processadores utilizados em
servidores de grande porte vem evoluindo
rapidamente, hoje encontramos soluções de
diversos fabricantes, porém, após realizar esse
trabalho o Itanium mostrou ser o mais
fascinante dos processadores devido ao grande
número de inovações, principalmente graças a
arquitetura EPIC.

23. IBM RoadRunner
O Roadrunner tem um design híbrido
constituído por 6,480 processadores dual core
AMD Opteron e 12,960 IBM PowerXCell 8i, foi
desenhado para alcançar um nível de
performance de processamento de 1,7
petaflops.
De acordo com o departamento, se cada uma
das 6 mil milhões de pessoas na Terra pegasse
numa calculadora e trabalhasse em conjunto
num cálculo 24 horas por dia, 365 dias por ano,
demoraria 46 anos para conseguir fazer o que o
Roadrunner faz num dia.