O documento descreve as arquiteturas RISC e CISC, comparando suas principais características. A arquitetura RISC tem instruções simples e fixas, enquanto a CISC tem instruções complexas e variáveis. Embora diferentes, ambas as arquiteturas contribuíram para o desenvolvimento dos processadores e podem coexistir harmoniosamente.

1. Professor:
Sabino Rogério da Silva Antunes
Alunos:
Alcis Manoel
Bruno Germano
Kylson Estellfran
Turma:
Redes de Computadores, 2° Período, Noite.
Disciplina:
Hardware Aplicado a Redes
Faculdade Joaquim Nabuco
Março, 2015

2. RISC: Reduced Instruction Set Computer ou
Computador com um Conjunto Reduzido de Instruções.
CISC: Commplex Instruction Set Computer, ou
Computador com um Conjunto Complexo de Instruções.
ARQUITETURAS RISC e CISC

3. Os projetos de Arquitetura Risc
começam a se desenvolver na década de 70 no
século XX. E a sua proposta inicial foi então
implementar todo um conjunto de instruções
em um único chip. Visava maior rapidez de
processamento e redução de custos.
Andrew Tanenbaum conseguiu
demonstrar que os processadores tiveram
muitas vezes tamanhos desproporcionais
imediatos. Por exemplo, ele mostrou que 98%
de todas as constantes em um programa iriam
caber em 13 bits, mas muitos projetos CPU
dedicam de 16 ou 32 bits para armazená-los.
ARQUITETURA RISC

4. ARQUITETURA RISC
Uma vez que muitos programas do mundo real passam a
maior parte do seu tempo executando operações simples,
alguns pesquisadores decidiram concentrar em fazer as
operações o mais rápido possível. A velocidade do clock de
uma CPU é limitado pelo tempo que leva para executar a mais
lenta sub-operação de qualquer instrução, diminuindo o
tempo de ciclo que, muitas vezes acelera a execução de outras
instruções. O foco na "instruções reduzida" levou ao
resultando máquina que está sendo chamado de "computador
conjunto reduzido de instruções" (RISC). O objetivo era fazer
instruções tão simples que poderiam ser facilmente e
rapidamente processadas, a fim de aumentar o clock e atingir
altas frequências.

5. 1. Controle por hardware;
2. Intruções ocorrem dentro do Processador;
3. Pequeno conjunto de instruções;
4. Todas as instruções têm tamanho fixo;
5. Execução otimizada de chamada de funções (Call / Return);
6. Pouquíssimos modos de endereçamento;
7. Uso intenso de pipeline;
8. Execução rápida de cada instrução (uma por ciclo do relógio);
9. Conseguem realizar grande volume de instruções por segundo (MIPS);
10. Para instruções de ponto flutuante elas necessitam de Hardwares
especiais;
11. Tem múltiplos conjuntos de registradores que contribuem para um
maior desempenho;
12. Alguns programas criados em linguagem de alto nível precisam de
uma library ;
13. Tem compiladores mais complexos para poderem usar os recursos de
pipeline e de alocação de registradores de modo mais eficiente...
Principais Características da RISC

6. É uma técnica que permite a CPU realizar busca de uma ou
mais instruções além da próxima executada.Essa são colocadas
em fila de uma memória onde aguardarão o momento para serem
executadas.
Possibilita a execução de uma instrução para cada ciclo.
Dependências de dados podem ser endereçadas
reordenando as instruções quando possível (compilador).
RISC e PIPELINE
Estágios do Pipeline:
Instruction fetch (Ciclo de Instruções- busca);
Instruction decode (Decodificação de Instruções);
Operand fetch (Busca o Operando);
Execution (Executa a Operação);
Write back (Há o armazenamento).

7. 1. Tem mais espaço no CHIP = Performance acelerada;
2. Maior facilidade de otimização;
3. Simplifica a tradução de linguagem de alto nível, etc.
Por que o RISC é mais Rápido?
Alguns Recursos do RISC:
1. Arquitetura carga/armazenamento;
2. Codificação de tamanho fixo;
3. Decodificação de hardware;
4. Grande conjunto de Registradores.

8. Durante grande parte da história dos computadores pessoais o
modelo predominante dos microcomputadores tem sido da Intel. O
primeiro processador da IBM PC foi o Intel 80088. As gerações seguintes
foram da família 80X86, 80286, 80386, 80486.
A partir do 80586 Intel começou a ter concorrentes como AMD, CYRIX e
TEXAS INSTRUMENTS .
Surgiu devido à necessidade de aumento de desempenho e
simplificação dos compiladores devido ao surgimento de linguagens de
programação de alto nível.
ARQUITETURA CISC

9. O padrão de arquitetura CISC, utiliza-se de comando com grande
números de pequenas instruções para executar uma simples operação. É
capaz de executar várias instruções complexas.
Dispunham de um número menor de registros, e
consequentemente, uma organização diferente que suportasse diversos
mecanismos de memória de forma eficiente. Uma das conseqüências do
fato da arquitetura CISC dispor de um menor número de registros é a
alocação das variáveis escalares, em regra, a posições de memória,
enquanto que nas arquiteturas.
ARQUITETURA CISC

10. 1. Em processadores CISC, uma instrução de alto nível seria traduzida
em apenas uma instrução de máquina;
2. A arquitetura CISC possui gravado no processador um micro código;
* Uma tendência do início dos anos 80 era ampliar o micro código porém,
vários pesquisadores vem analisando que instruções complexas
dificilmente são utilizadas com frequência;
3. Facilita a programação em linguagem de máquina;
4. Instruções devem ser decodificadas dentro da unidade de controle e
quebradas em várias outras instruções menores;
5. Instruções complexas tornam o código mais complicado e dificulta o
desempenho de Pipeline;
Principais Características da arquitetura CISC

11. 6. Outra promessa da arquitetura CISC é deixar o código fonte
menor e mais rápido;
7. Menor consumo de memória;
- Na prática isso nem sempre ocorre, já que depois de compilado,
os programas tendem a ter um grande número de instruções de
máquina;
8. Mais rápido são mais eficientes;
- Para deixar o conjunto de instruções mais rico, a unidade de
controle deve ser mais elaborada, consumindo maior
processamento na decodificação da instrução;
Principais Características da arquitetura CISC

12. RISC x CISC
Imagem I - Comparativo RISC x CISC
Imagem II - Comparativo RISC x CISCImagem III - Comparativo RISC x CISC

13. RISC x CISC
Imagem I - Comparativo RISC x CISC
ARQUITETURA CISC RISC
Implementação de Controle Micro programação Hardware
Comprimento das instruções Variável fixo
Numero de registradores Baixo (4 bits a 16 bits) Alto (32 bits a 128 bits)
Numero de instruções Alto (mais de 100)
Médio
(aproximadamente 64)
Execução de instruções Baixa superposição
Alta superposição
(Pipeline)
Numero de modos de
endereçamento
Alto (4 ou mais) Baixo (3 ou menos)
Imagem II - Comparativo RISC x CISCImagem III - Comparativo RISC x CISC

14. RISC x CISC
Imagem I - Comparativo RISC x CISC
Imagem II - Comparativo RISC x CISC
RISC CISC
Instruções Simples durante 1 ciclo Instruções complexas durante vários ciclos
Apenas LOAD/STORE referência a memória Qualquer instrução pode referenciar a memória
Alto uso de Pipeline Baixa uso de Pipeline
Instruções executadas pelo Hardware
Instruções interpretadas pelo Micro programa
(Micro programação)
Instruções com formato fixo Instruções de vários formatos
Poucas Instruções e modo de endereçamentos Muitas Instruções e modo de endereçamentos
Múltiplos conjuntos de registradores Conjunto Único de registradores
A complexidades esta no compilador A complexidade esta no micro programa
Imagem III - Comparativo RISC x CISC

15. COMPARAÇÕES RISC e CISC

16. COMPARAÇÕES RISC e CISC

17. COMPARAÇÕES RISC e CISC

18. COMPARAÇÕES RISC e CISC

19. COMPARAÇÕES RISC e CISC

20. A RISC com sua simplificação das instruções é um grande
mérito e provavelmente continuará a influenciar futuras
arquiteturas; da mesma forma que a CISC é muito importante,
sobretudo quando falamos de processamentos de alta
complexidade.
Sendo assim, percebemos que os princípios RISC e CISC
poderão viver harmoniosamente em um único projeto. As memórias
cache maiores (que diminuem a dependência dos acessos à
memória) e uma melhoria na tecnologia dos compiladores
diminuem ainda mais as diferenças apregoadas entre as máquinas
RISC e CISC, fazendo-as interagir, e melhorando ainda mais a
qualidade dos processadores, beneficiando todos os usuários de
forma geral.
Conclusão

21. Referências
APIKI, Steve. Windows em RISC. Byte Brasil, São Paulo, v.3, n.5, p.32-37, maio 1994.
BUSSMANN, Luis A. S. Arquitetura Interna de Computadores RISC. Curitiba: PUC-PR,
/1994/
TAURION, Cezar. CISC x RISC: benchmarks confundem usuário. Datanews, São Paulo, v. 16,
n. 60 1, p.20-21, jul. 1992.
CISC x RISC: vale a pena discutir? ComputerWorld, São Paulo, v. 1, n. 31, p. 20, jun. 1993.
CPU Architeture. PC Magazine, v.12, n. 11, p. 144, jun. 1993.
RANGEL, Ricardo. Uma pequena história dos processadores. Byte Brasil São Paulo, v.3, n.5,
p.78-82, maio 1994.
ZUFFO, João Antõnia. CISC x RISC. Dados e Idéias. v. 11 , n. 10 1 , São Paulo, p.55-59,
out. 1986.
SERAFIN, Edvaldo. Arquitetura de Computadores, IFSP – Capivari, 2013.