Dispositivos Semicondutores 2 apostila completa

FACULDADE DE TECNOLOGIA DE SÃO PAULO
FATEC - SP
CURSO SUPERIOR DE MATERIAIS, PROCESSOS E
COMPONENTES ELETRÔNICOS - MPCE
DISPOSITIVOS SEMICONDUTORES II - DS II
http://www.lsi.usp.br/~bariatto/fatec/ds2
Prof. Marcelo Bariatto

OBJETIVO
! Estudar os aspectos físicos, tecnológicos e
elétricos associados aos dispositivos
semicondutores em silício, especificamente
ao capacitor MOS (Metal Óxido
Semicondutor) e ao transistor MOS.

Conteúdo programático
! 1. Apresentação / Revisão
! 2. Diagrama de Bandas de Energia
! 3. Capacitor MOS
! 4. Regime de cargas no capacitor MOS
! 5. Regime de cargas no capacitor MOS (cont.)
! 6. Curva capacitância x tensão (C-V)
! 7. PROVA P1
! 8. Transistor MOS
! 9. Transistor MOS (cont.)

Conteúdo programático - cont.
! 10. Regiões de operação do transistor MOS
! 11. Características Elétricas do transistor MOS
! 12. Tensão de limiar
! 13. Extração de parâmetros elétricos
! 14. Efeito de canal curto
! 15. Efeito de perfuração MOS e estrutura LDD
! 16. Efeito de canal estreito
! 17. PROVA P2
! 18. SUBSTITUTIVA/EXAME

CRITÉRIO DE AVALIAÇÃO
! Provas: P1, P2
! Média:
M=(0,4xP1+0,6xP2)
M < 5,0 → C , REPROVADO
5,0 ≤ M < 7,0 → B, APROVADO
7,0 ≤ M < 8,5 → A, APROVADO
8,5 ≤ M ≤ 10,0 → E, APROVADO
! Prova substitutiva (Ps) → menor nota ou
Exame → (M+PEX.)/2 TODA MATÉRIA

BIBLIOGRAFIA
!Básica
– Solid State Electronic Devices, Streetman
– Field Effect Devices - Modular Series on Solid
State Devices vol. IV, Robert Pierret
– Device Electronics for Integrated Circuits, Muller
and Kamis
!Complementar
–Physics of Semiconductor Devices, Sze
–Understanding Semiconductor Devices, Dimitrijev
!Internet: http://schof.Colorado.EDU/~bart/book/start.htm
http://jas2.eng.buffalo.edu/applets/

1. REVISÃO / SEMICONDUTORES

Semicondutor (Si)
! Estrutura cristalina - tetraédrica
tetraédrica cúbica simples
(sc)
cúbica de corpo
centrado (bcc)
cúbica de face
centrada (fcc)

Propriedades principais
Atoms/cm3 5.0E22 Atomic Weight 28.09
Breakdown field (V/cm) ~3E5 Crystal structure Diamond
Density (g/cm3) 2.328 Dielectic Constant 11.9
Nc (cm-3) 2.8E19 Nv (cm-3) 1.04E19
Effective Mass, m*/m0 Electron affinity, χ(V) 4.05
Electrons
m*l 0.98 Energy gap (eV) at 300K 1.12
m*l 0.19
Holes
m*eh 0.16 Intrinisic carrier conc. (cm-3) 1.45E10
m*hh 0.49 Intrinsic Debye Length (um) 24
Intrinsic resistivity (-cm) 2.3E5
Lattice constant (A) 5.43095 Melting point (C) 1415
Linear coefficient of thermal expansion,
L/LT(C-1) 2.6E-6 Optical-phonon energy (eV) 0.063
Minority carrier lifetime (s) 2.5E-3 Specific heat (J/g C) 0.7
Mobility (drift) (cm2/V-8)
1500 (electron) Thermal conductivity (W/cmC) 1.5
450 (hole) Thermal diffusivity (cm2/s) 0.9
Phonon mean free path (A) Vapor pressure (Pa) 1 at 1650C
76(electron) 1E-6 at 900 C
55(hole)

Semicondutor intríseco
covalent
bonds
valence
electrons
+4 +4 +4
+4
T = 0 K
(a)
+4 +4
+4
+4 +4
(b)
+4 +4 +4
+4 +4
+4
+4
free
electron
hole
+4 +4
T > 0 K

Semicondutor intríseco (cont.)
Electric Field
+4 +4 +4
+4 +4
+4
+4 +4
+4 +4 +4
+4 +4
+4
electron
+4 +4
+4
hole
+4
free
electron
hole
hole

Nível de Fermi
Indica o nível de energia cuja probabilidade de
! Energia de Fermi
ocupação é 50 %
–máxima energia de um elétron no estado
fundamental

Semicondutor extrínseco
III IV V
+3 +4 +5
5 B 6 C 7 N
Boron Carbon N itrogen
10.82 12.01 14.008
13 Al 14 S i 15 P
Aluminum S ilicon Phosphorus
26.97 28.09 31.02
31 Ga 32 Ge 33 A s
G allium G ermanium A rsenic
69.72 72.60 74.91
49 In 50 Sn 51 Sb
Indium T in Antimony
114.8 118.7 121.8

Semicondutor extrínseco (cont.)
+4 +4 +4
+5
free
electron
N-type doping
(a)
+4 +4
+4
positive
ion
+4 +4
(b)
+4 +4 +4
+4 +3
+4
+4
negative
ion
+4 +4
hole
P-type doping

Semicondutor extrínseco (cont.)
(a) N-type doping
C.B.
V.B.
Eg
+4 +5 +4
Eg
(b) P-type doping
+4 +3 +4

2. Diagrama de Bandas de Energia

2. DIAGRAMA DE BANDAS DE ENERGIA
+4
(a)
Diagrama de bandas do Si
n=3
filled electron state
empty electron state
(b) Si atom
3p 6
-0.20 -0.10 0.00 0.10 0.20
Distance (nm)
Energy (eV)
0
-5
-10
-15
-20
+4
potential energy
total energy
3s 2
conduction band
energy gap
+4 +4 +4
-0.30 -0.20 -0.10 0.00 0.10 0.20 0.30
Distance (nm)
(c) Si crystal
valence band
EC
EV
broken
covalent
bond

Metal, semicondutor e isolante
(a) metal (b) semiconductor (c) insulator
small
energy gap
large
energy gap
Eg (Si) = 1,11 eV
Eg (Ge) = 0,67 eV
Eg (GaAs) = 1,43 eV
Eg (SiO2) ~ 8 eV
T = 300 K

Dependência E(g) = f (T)

Parâmetros do diagrama de bandas do Si
χ → afinidade eletrônica (Si) = 4,15 V
Eg → largura da faixa proibida (Si) = 1,11 eV

Parâmetros do diagrama de bandas do Si, cont.
Si (n) Si (p)
φsi = χ + Eg/2 - φF= 4,7 - φF φsi = χ + Eg/2 + φF = 4,7 + φF
 

Φ = 
kT N
A
ni
F ln
q
φsi
 Φ = 

kT D
função trabalho
N
ni
F ln
q

Parâmetros do diagrama de bandas do Si - poli
Si (n) Si (p)
φsi = χ = 4,15 V φsi = χ + Eg = 5,25 V

Parâmetros do diagrama de bandas do Metal
φAl = 4,1 V

3. CAPACITOR MOS
Estrutura MOS e diagrama de energia
Metal
φAl = 4,1 V φMS ≠ 0
φSi(p) = 4,9 V
(NA=1E15 at./cm3)
χSiO2 = 0,95 V
Capacitor tipo P

3. CAPACITOR MOS
Capacitor MOS ideal
! Função trabalho do metal é igual à função
trabalho no silício ou
φMS = φMetal - φsilício = 0
! Isolante ideal e sem cargas em seu
interior (Qox = 0)

3. CAPACITOR MOS
Diagrama de bandas antes e após
contato (equilíbrio termodinâmico)
Antes do contato Após o contato

3. CAPACITOR MOS
Polarização do capacitor (VG > 0) - fora do equilíbrio
p
ΔVmetal ΔVóxido ΔVsilício
= 0 ≠ 0 ≠ 0
-- -- -
-
-
-
carga + xd carga - (íons NA)
Circuitação
-φsi + φs + Vox+ φM - VG = 0
VG = φMS
0+ φs + Vox

3. CAPACITOR MOS
Condições de polarização - Capacitor tipo P
Banda Plana
Acumulação
(carga pelicular)
Depleção Inversão

3. CAPACITOR MOS
Capacitor MOS com φMS ≠ 0 - diagrama de bandas
Metais
φAl = 4,1 V
φsi-poli(n) = χ = 4,15 V
φsi -poli(p) = χ + Eg = 5,25 V
Silício
kT A D
F ln
φsi(p) = χ + Eg/2 + φF = 4,7 + φF
φsi(n) = χ + Eg/2 - φF = 4,7 - φF
 

Φ = 
N ou N
ni
q
Exemplo: φMS < 0

3. CAPACITOR MOS
Variação de φMS com a dopagem
φMS= - 0,6 ± φF

4. Regime de cargas no
capacitor MOS

4. REGIME DE CARGAS
Capacitor tipo P (ideal) - banda plana
M O S M O S
Como a estrutura está em equilíbrio termodinâmico,
nenhuma carga é formada e o diagrama de bandas
não apresenta encurvamentos (potenciais elétricos)

4. REGIME DE CARGAS
Capacitor tipo P (ideal) - acumulação
V QM = - Qsemicond. G = φMS + φs + Vox
Ao se aplicar um potencial NEGATIVO na estrutura,
surgem cargas negativas e peliculares no metal (QM) e no
semicondutor cargas peliculares positivas (Qsemic.).
O diagrama de bandas apresenta o potencial no óxido e a
acumulação dos majoritários no silício.

4. REGIME DE CARGAS
Capacitor tipo P (ideal) - depleção
QM = - Q V depleção G = φMS + φs + Vox
VT= potencial de inversão
Ao se aplicar um potencial POSITIVO na estrutura,
surgem cargas positivas e peliculares no metal (QM) e no
semicondutor cargas negativas devida aos íons (depleção
Qdepl.), logo não mais peliculares e sim em profundidade.
O diagrama de bandas apresenta o potencial no óxido e o
potencial devido aos íons negativos.

4. REGIME DE CARGAS
Capacitor tipo P (ideal) - limiar de inversão (1)
QM = - (Qdepl.max.+ Qinv)
VG = φMS + φs + Vox
Ao se aplicar um potencial POSITIVO na estrutura,igual
ao valor de inversão (VT), o aumento de cargas positivas
no metal é contrabalançado pela carga máxima de
depleção (Qdepl(max.)) e novas cargas peliculares dos
portadores minoritários - inversão - (Qinv.).

4. REGIME DE CARGAS
Capacitor tipo P (ideal) - limiar de inversão (2)
VT= potencial de inversão ⇒ φs= 2 φF
q φF
2 qφF =
Analisando o diagrama de energia no semicondutor,
verifica-se que a condição de inversão é definida quando
o potencial na superfície do silício (φs) apresentada o
valor φs= 2 φF. Observa-se claramente que na superfície
há uma inversão de portadores representado por φF.

4. REGIME DE CARGAS
Capacitor tipo P (ideal) - inversão
Ao se aplicar um potencial POSITIVO na estrutura,acima
do valor de inversão (VT), o aumento de cargas positivas
depleção (Qdepl(max.)) e pelo aumento das cargas
peliculares dos portadores minoritários - inversão - (Qinv.).

4. REGIME DE CARGAS
Capacitor tipo N (ideal) - banda plana
M O S M O S
Como a estrutura está em equilíbrio termodinâmico,
nenhuma carga é formada e o diagrama de bandas
não apresenta encurvamentos (potenciais elétricos)

4. REGIME DE CARGAS
Capacitor tipo N (ideal) - acumulação
V QM = - Qsemicond. G = φMS + φs + Vox
Ao se aplicar um potencial POSITIVO na estrutura,
surgem cargas positivas e peliculares no metal (QM) e no
semicondutor cargas peliculares negativas (Qsemic.).
O diagrama de bandas apresenta o potencial no capacitor
e a acumulação dos majoritários no silício.

4. REGIME DE CARGAS
Capacitor tipo N (ideal) - depleção
V QM = - Qdepleção G = φMS + φs + Vox
Ao se aplicar um potencial Negativo na estrutura, surgem
cargas positivas e peliculares no metal (QM) e no
semicondutor cargas positivas devida aos íons (depleção
Qdepl.), logo não mais peliculares e sim em profundidade.
O diagrama de bandas apresenta o potencial no capacitor
e o potencial devido aos íons positivos.

4. REGIME DE CARGAS
Capacitor tipo N (ideal) - limiar de inversão
V QM = - (Qdepl.max.+ Qinv) G = φMS + φs + Vox
VT= potencial de inversão ⇒ φs= 2 φF
Ao se aplicar um potencial Negativo na estrutura,igual
ao valor de inversão (VT), o aumento de cargas positivas
depleção (Qdepl(max.)) e novas cargas peliculares dos
portadores minoritários - inversão - (Qinv.).

4. REGIME DE CARGAS
Capacitor tipo N (ideal) - inversão
Ao se aplicar um potencial Negativo na estrutura,acima
do valor de inversão (VT), o aumento de cargas negativas
depleção (Qdepl(max.)) e pelo aumento das cargas
peliculares dos portadores minoritários - inversão - (Qinv.).

4. REGIME DE CARGAS
Cálculo do potencial no semicondutor
em depleção (exemplo: substrato P)
! Solução da equação de Poisson:
em uma dimensão fica:
! Resultado:
∇ 2Φ = − ρ
ε
( )
Si
A
Φ = − ρ = −
2
Si
qN
d
dx
ε ε
2
( )
A qN x
A d
Si
A d
Si
Si
x
qN x
x
qN
x
2ε ε 2ε
2
Φ = 2 − +
( ) ()
A d qN x
Si
x s
2ε
0
2
Φ = = Φ = +
[ ]d 0≤ x ≤ x
x
= 2ε Φ
Si s
A
d qN

4. REGIME DE CARGAS
Gráficos em condição de inversão
( )
A qN A x
d
Si
A d
Si
Si
x
qN x
x
qN
x
2ε ε 2ε
2
Φ = 2 − +
E(x) = -q φ(x) metal
óxido
semicondutor

5. Regime de cargas no
capacitor MOS (cont.)

5. REGIME DE CARGAS- II
Capacitor MOS real
! Função trabalho do metal é diferente da
função trabalho no silício ou
φMS = φMetal - φsilício ≠ 0
! Isolante com cargas em seu interior
(Qox ≠ 0)

Variação de φMS com a dopagem
 
kT N A ou N
D
F ln
φMS= - 0,6 ± φF
M=alumínio
S = silício p(-) e n(+)
Metais
φAl = 4,1 eV
φsi-poli(n) = χ = 4,15 eV
φsi -poli(p) = χ + Eg = 5,25 eV
Silício
φsi(p) = χ + Eg/2 + φF = 4,7 + φF
φsi(n) = χ + Eg/2 - φF = 4,7 - φF

Φ = 
ni
q

Capacitor MOS com φMS ≠ 0 - diagrama de bandas
Neste exemplo (φMS < 0, capacitor tipo P), o metal
apresenta elétrons com mais energia que o semicondutor
(níveis de Fermi), logo após o contato há uma
transferência de elétrons do metal para o semicondutor
gerando íons negativos e uma região de depleção.

Condição de Banda Plana (FB)
Condição de banda plana:
φs + Vox = 0
⇒ VG= VFB= φMS

Capacitor MOS com Isolante com
cargas em seu interior (Qox ≠ 0)
! Cargas distribuídas aleatoriamente, móveis
(Qom), fixas (Qof) e de interface (Qos).
! Resultante de cargas positiva (Qox),
localizada na interface SiO2 / Si.

Condição de Banda Plana (FB) no Silício
Q
ox
ox
V V = G< 0
ox C
Condição de banda plana:
⇒ VG= VFB= -(Qox/Cox) VG = φMS + φs + Vox

Equacionamento geral para o capacitor MOS
VG = φMS - (Qox/Cox) + Vox+ φs
VFB = φ! 1. MS - (Qox/Cox)
( ) ()
Si s
A D d qN x
Si
x s
2ε
0
2
Φ = = Φ = + ,
! 2.
! 3.
Vox=Qdepleção/Cox=±q.N(A ou D).xdepl./ Cox
como fica :
A D
depl qN
x
,
.
= 2ε Φ
q N
Si A D s
ox
V
ox C
Φ
= ± , 2 ε

Determinação do potencial de inversão
(VT - limiar) do capacitor MOS
! Condição de inversão:
! Na equação geral fica:
φs= 2 φF
kT A D
F ln
, ε
N ou N
 
Si A D F
Q
4
V V ox
± Φ
T G s F MS C
! Substrato P Substrato N
F
x
ox
q N
C
Φ
= ( Φ = 2 Φ )
= Φ − ± 2
0
VFB
4
V + Φ
F
Si A F
x
Q
ox
T MS C
ox
q N
C
Φ
=Φ − + 2
0
ε
4
V − Φ
F
Si D F
x
Q
ox
T MS C
ox
q N
C
Φ
=Φ − − 2
0
ε

Φ = 
ni
q

Regiões de operação do capacitor MOS
SUBSTRATO TIPO P SUBSTRATO TIPO N
VG < VFB → acumulação
VG = VFB → banda plana
VT < VG < VFB → depleção
VG ≥ VT → inversão
VG > VFB → acumulação
VT < VG < VFB → depleção
VG ≤ VT → inversão

6. Curva capacitância x tensão
(C-V)

CURVA CAPACITÂNCIA X TENSÃO (C-V)
Curvas C x V
! Os portadores majoritários respondem
instantaneamente (≈ 10-12s) às variações de
potencial aplicadas, o que não acontece
com os portadores minoritários, logo a
resposta é função da frequência do sinal !
– Resposta em baixa frequência (Hz)
– Resposta em alta frequência ( MHz)

Medida experimental
AC
DC
metal
óxido
Semicondutor
= ∂
Q
V
C
∂
~
t
V
10 - 20 Vrms
Quase estático
varre todas as faixas de
operação do capacitor

! Semicondutor em acumulação:
cargas majoritárias peliculares
Resposta em
baixa frequência
1 1 1 ε ε
= + = = ∴ =
eq ox
Si
acum
acum
ox
ox
ox
eq ox acum
C C
x
e C
x
C
C C C
.
.
.
,
Resposta em
alta frequência
metal
óxido
Semicondutor
metal
óxido
Semicondutor
Cox
Cacum.
Cox
Cacum.
0 ∞

! Semicondutor em banda plana:
comprimento de Debye extrínseco (LDe)
Resposta em
baixa frequência
Resposta em
alta frequência
metal
óxido
Semicondutor
metal
óxido
Semicondutor
Cox
CFB
Cox
C C
ε ε
= + = = ∴ = . .
ox FB
ox FB
C
eq
kT
AD
Si
De
Si
, ,
De
FB
1 1 1
eq ox FB q N
C C
L
L
C
C C C +
,
2
CFB

! Semicondutor em depleção:
- cargas majoritárias criando a região de depleção
Resposta em
baixa frequência
Resposta em
alta frequência
metal
óxido
Semicondutor
Cox
Cdepl.
.
C C
ox depl
.
metal
óxido
Semicondutor
= + =ε ∴ =
.
.
.
,
1 1 1
ox depl
C
eq
Si
d
depl
eq ox depl x
C C
C
C C C +
Cox
Cdepl.
xd xd

!Semicondutor em inversão:
- cargas majoritárias em depleção e minoritárias peliculares
Resposta em
baixa frequência
Resposta em
alta frequência
metal
óxido
Semicondutor
Cox
Cdepl.
xdmáximo Cinv.
.
.
1 1 1
max .
. .
,
min .
min
Si
inv
inv
Si
depl
eq ox
eq ox depl inv
x
C
xd
C
C C
C C C C
= ε = ε
∴ =
+
= +
∞
0
metal
óxido
Semicondutor
Cox
Cdepl.
xdmáximo Cinv.
= + = ε
.
.
.
min
min
max
min
min
C C
.
,
1 1 1
ox depl
ox depl
eq
d
Si
depl
eq ox depl
C C
C
x
C
C C C
+
∴ =

Curva capacitância x tensão (C-V)
VG < VFB → acumulação
VT < VG < VFB→ depleção
VG ≥ VT → inversão
acumulação
banda plana
TIPO P TIPO N
depleção
inversão
acumulação
banda plana
inversão
depleção
VG > VFB → acumulação
VT < VG < VFB→ depleção
VG ≤ VT → inversão

7. Transistor MOS

7. TRANSISTOR MOS
Histórico - transistores por efeito de
campo (FET)
! Década de 30 - J.E. Lilienfeld (EUA)
conceito FET O.Heil (Alemanha)

7. TRANSISTOR MOS
! Década de 40 - transistor bipolar
! Década de 50 - W. Shockley (52) propôs
o transistor de junção - JFET
Dacey e Ross (53) experimental

7. TRANSISTOR MOS
JFET
Analogia hidráulica

7. TRANSISTOR MOS
! Década de 60 - Kahng e Atalla (60)
propuseram o MOSFET atual
Fairchild - produção em 1964.

7. TRANSISTOR MOS
MOSFET - região de canal
X
0 Y
(Dreno)
(Porta)
Substrato
(Fonte)

7. TRANSISTOR MOS
MOSFET - tipo enriquecimento
nMOSFET pMOSFET

7. TRANSISTOR MOS
Curvas características - tipo enriquecimento
nMOSFET
IDS x VGS
pMOSFET
IDS x VDS

7. TRANSISTOR MOS
MOSFET - tipo depleção
nMOSFET pMOSFET

7. TRANSISTOR MOS
Curvas características - tipo depleção
nMOSFET
IDS x VGS
IDS x VDS
pMOSFET

8. Transistor nMOS - regiões
operacionais

8. TRANSISTOR NMOS - REGIÕES OPERACIONAIS
Regiões operacionais - nMOSFET
enriquecimento
! Região de corte ou sublimiar
! Região de triodo
w
= − −
! Região de saturação

( ) 


2
2
DS
DS ox GS T DS
V
V V V
L
I μC
GS T V <V
DS GS T 0 <V ≤V −V
VGS
DS I ∝ e DS ∀V
GS T V ≥V
( )
= μ −
2
2
GS T
DS ox
V V
w
L
I C
GS T V ≥V
≥ − > 0 DS GS T V V V
β (ganho)

Região de corte ou sublimiar
GS T V <V VGS
DS I ∝ e DS ∀V
Depleção
Exemplo:VT =2V
Devido à diferença de função trabalho entre o metal de porta
e o semicondutor, e devido à cargas positivas no óxido, isto é
VFB < 0, a superfície do semicondutor do capacitor MOS da
região de canal encontra-se em depleção com VG = 0V

Região de corte ou sublimiar (cont.)
Exemplo:VT =2V
A corrente IDS nesta condição é devida apenas à parcela
difusional, sendo que varia exponencialmente com VGS,
independente da tensão VDS

Região de triodo
DS GS T 0 <V ≤V −V GS T V ≥V

2
V
( ) 
w
I μC
= − −
DS
2
V V V
DS ox GS T DS
Exemplo:VT =2V


L
Após a formação do canal (VGS ≥ VT ), o aumento do potencial
de porta VGS aumenta a concentração de elétrons na região de
canal, aumentando a corrente IDS, até a condição onde ocorre o
“pinch-off” que limita a corrente em seu valor máximo.

Tensão de saturação
Exemplo:VT =2V
Para uma dada combinação de VDS e VGS, para uma dada tensão
de limiar, ocorrerá a condição onde (VDS = VGS - VT), que
indica a situação de limiar de inversão na interface canal/dreno.
Esta tensão é chamada de saturação. O canal deixa de ser
contínuo a partir deste limite.

Região de saturação
≥ − > 0 DS GS T V V V GS T V ≥V
( )
= μ −
V V
GS T
2
I C
DS ox
w
L
Exemplo:VT =2V
2
O transistor está fornecendo o máximo de corrente possível,
sendo que este valor permanece constante independente do
potencial aplicado no dreno (VDS). O canal apresenta-se
descontínuo, sendo que os portadores são acelerados em direção
do dreno devido ao elevado campo elétrico nesta região.

9. Transistor nMOS - curvas
características

9. TRANSISTOR NMOS - CURVAS CARACTERÍSTICAS
MOSFET - região de canal
X
0 Y
(Dreno)
(Porta)
Substrato
(Fonte)

Equações de corrente
dy
dt
dq
i = = .
dy
dq
dt
dy dV ( y
)
= ( ) =μ ( ) =μ
dy
v y E y
dt
! ! dq
WC [( V V ) V ( y)
] dy
ox GS T = − −
i.dy C W[(V V ) V ( y)].dV( y) ox GS T ∴ = μ − −
VDS VDS
L
i dy μC W V V dV y V y dV y
. ( ) ( ) ( ). ( )
∫ = ox ∫ GS − T
− ∫
0 0 0
y
VDS
L
V(y) Hipótese
0

Equações de corrente (cont.)


( ) 
W
∴ = − −
GS T Equação válida para : V ≥V Equação da região
( )
d i
max ⇒ =
d ( i ) W
= μ
− − = 0⇒ = −
( )
DS V V V V V V
Equação válida para :

2
.
2
DS
DS ox GS T DS
V
V V V
L
i μC
μCox = parâmetro de processo
W/L = parâmetro de projeto
μCoxW/L= β = ganho do transistor
DS GS T 0 <V ≤V −V
de triodo
0
DS
( )
DS
DS d V
Condição para corrente máxima: i
[( ) ] ( ) ox GS T DS DS GS T
DS
L
C
d V
( )
i C
∴ = μ −
2
2
max
GS T
DS ox
V V
W
L
Equação da região
de saturação GS T V ≥V
≥ − >0 DS GS T V V V

Região de corte ou sublimiar
)
d V
( )
GS
S = inclinação de sublimiar
GS T V <V VGS
DS I ∝ e DS ∀V
Exemplo:VT =1V
(log )
DS
d I
S =

Região de corte ou sublimiar (cont.)
Exemplo:VT =1V
Nesta região a corrente IDS independente da tensão VDS

Grafico IDS x VDS
DS GS T V =V −V
Exemplo:VT =2V
IDS x VGS
VDS = 4 V
DS
2
CORTE
GS T
V
SATURAÇÃO
TRIODO
V =V + GS T DS V =V +V
TRIODO
SATURAÇÃO

Grafico IDS x VGS
VDS = 0,1V

10. Transistor nMOS - controle de
VT

10. TRANSISTOR NMOS - CONTROLE DE VT
Controle da tensão de limiar - VT
V =Φ − + +2Φ
F
depleção
x
Q
ox
T MS C
ox
Q
C
0
• Influência de ΦMS
Φ = Φ − Φ
MS M Si
Φ = + + 
 
N
 

Eg kT
ln
2
∴ Φ = − − 
N
ni
kT
q
ni
q
A
MS
A
Si
0,6 ln
χ
ΦF
M=alumínio
S = silício (p)

• Influência de Cox
ε 0 ε
SiO
C 2 ox x
ox
=
ESPESSURA DO ÓXIDO:
XOX ↓ ! COX↑ ! VT ↓
MUDANÇA DE MATERIAL (ε):
εSiO2 = 3.9, εSi3N4 = 7
QUALIDADE DO ÓXIDO ! Qox
QOX ↓ ! VT ↑
Si <111> ! Qox = 10 x Si <100>
• Influência de Qox

• Influência de Qdepleção
ESPESSURA DO ÓXIDO:
Qdepleção ↑ ! VT ↑
2 (2 ) depl. Si F BS Q = qε Na Φ + V
Influência total dos dopantes do
substrato no valor de VT
Influência da polarização do
substrato VBS no valor de VT
VBS  ↑ ! VT ↑ ,VBS < 0
VT

• Influência da Qii ! carga de implantação iônica (ajuste de VT)
A carga de implantação para ajuste de VT pode ser considerada um
valor adicional na expressão matemática de VT, criando uma tensão
que irá aumentar ou diminuir VT, dependendo do dopante utilizado.
V =Φ − + +2Φ
F
depleção
x
Q
ox
T MS C
ox
Q
C
0
Q +
ii
C
ox
∴V = V +
c / ii s / ii
Q qDose ii = ±
Qii
ox
Tf Ti C
+ ! dopante tipo P
- ! dopante tipo N

• Polarização do substrato
VBS < 0
Para promover a elevação de VT, aplica-se um potencial ao substrato de
modo a elevar a carga de depleção da estrutura MOS. O potencial aplica-do
ao substrato deve polarizadar reversamente as junções substrato-dreno
e substrato-fonte. Logo para nMOS VBS < 0 e para pMOS VBS>0.

• Constante de Efeito de Corpo (γ) : - parâmetro tecnológico que
avalia a influência do substrato (corpo do transistor) no funcionamento
do transistor.
F
2 (2
Si A F BS
V + Φ
x
Q
ox
T MS C
ox
q N V
C
Φ +
=Φ − + 2
0
ε
2 ε
q N
Si A
C
x
0
Como: γ =
Q
→V =Φ − +γ . (2Φ + +2Φ
T MS V
F BS F
ox
C
ox
Chamando VTO, o valor de VT para VBS=0 , tem-se:
→V =V (V = 0) =Φ − + . 2Φ +2Φ 0 γ
F F
Q
ox
T T BS MS C
ox
1
2
Combinando as expressões 1 e 2 vem: ( ) T T F BS F V =V + . (2Φ + V − (2Φ 0 γ
VT
γ = tan
F BS F (2Φ + V − (2Φ
VT0

• Níveis de Quasi-Fermi : o nível de Fermi do semicondutor (EF) é,
na verdade, composto por duas parcelas :
- nível de quasi-Fermi dos portadores majoritários (EFP para
semicondutor tipo P )
- nível de quasi-Fermi dos portadores majoritários (EFN para
semicondutor tipo N )
Sem a presença de potencial aplicado ao substrato (VBS=0), os níveis
de quasi-Fermi dos portadores majoritários e minoritários são
coincidentes, resultando em apenas um nível energético.
EC
Ei
EF = EFP = EFN
EV

Apenas o nível de quasi-Fermi dos portadores minoritários é afetado
pela aplicação de um potencial externo. Logo sofrerá um
deslocamento de potencial igual ao potencial aplicado externamente.
φ φS= φinv.= 2φF+VBS  S= φinv.= 2φF

11. Transistor nMOS - extração de
parâmetros elétricos

11. TRANSISTOR NMOS - EXTRAÇÃO DE PARÂMETROS ELÉTRICOS
Tensão de limiar - VT
• Método da extrapolação linear:
Extrapola-se a região linear (região de triodo) da curva IDS x VGS,
obtida com VDS constante, até o cruzamento com o eixo de VGS.

( )
( )
=μ − −
= ⇒ − −
2
0

2
w
logo, 0
2
2
2
DS
GS T
DS

DS GS T DS
DS
DS ox GS T DS
V
V V
V
I V V V
V
V V V
L
I C
∴ = +

= 



SATURAÇÃO
TRIODO
, para V 0.1 V DS ≅ = GS T V V
VDS = .1V
DS
2
CORTE
GS T
V
V = V + GS T DS V = V + V
Utilizando-se uma polarização pequena aplicada ao dreno (VDS=0.1V),
o termo VDS/2 torna-se desprezível face à VT, logo:

! A análise anterior é válida quando a região linear da curva IDS x VGS
pode ser definida com precisão. Entretanto, considerando o efeito de
degradação da mobilidade (μ) com o campo elétrico transversal (Ex), o
qual depende fundamentalmente de VGS, tem-se:
!
v
!
x E
μ =
μ μ
( )GS T
ef + V −V
coeficiente de degradação da
mobilidade em função do campo
elétrico transversal
∴ =
1 .
0
θ
velocidade
dos elétrons
mobilidade
efetiva

A redução da mobilidade dos portadores (elétrons neste caso) com o
aumento de VGS faz com que a curva IDS x VGS, na região de triodo,
não seja linear, sendo este efeito mais pronunciado em transistores de
canal curto. Neste caso a determinação de VT dá-se pela extrapolação
linear da curva IDS x VGS no ponto de máxima transcondutância (gm).

( ) 

w
= − −

2
2
DS
DS ef ox GS T DS
V
V V V
L
I μ C
)
= ∂ V S
1
( = =
Ω
=
W
I
DS μ
gm ef ox DS
IDS gm
≈VT VGS
∂
L
C
V
GS

Inclinação de sublimiar
Na região de sublimiar ou corte (VGS<VT), a superfície do
semicondutor do capacitor MOS, encontra-se variando deste a
acumulação até as vizinhanças da inversão forte (VGS=VT).
Região de corte ou sublimiar VGS < VT (1V )
d V
( )
GS
d I
(log )
DS
S =
S = inclinação de sublimiar
Na região de sublimiar a passagem
de corrente elétrica deve-se funda-mentalmente
ao meca-nismo de
difusão:
S (MOS)=100mV/dec
atualmente S=75-90 mV/dec
n ( 0 ) = − − n ( L
)
L
I qAD DS n
Dn → constante de difusão
n(0)=eφs → conc. elétrons na fonte
n(L) → conc. elétrons no dreno

S φ φ 5 , 1 , 1 ) 10 ln( =  
s F
D
C
ox
C
kT
q

 
= +
OX
OX
OX x
C
= ε
Si
d
D x
C
= ε

12. Transistor nMOS - efeitos da
redução das dimensões

12. TRANSISTOR NMOS - EFEITOS DA REDUÇÃO DAS DIMENSÕES
Tendência da redução das dimensões
• Lei de Moore: O número de transistores no CI dobra a cada 18 meses
Conseqüências: - O custo de uma fábrica de IC dobra a cada 3 anos;
- A dimensão mínima (L) diminui 40 % a cada 3 anos;
- O custo por dispositivo diminui 24% por ano.

Leis de escalamento de dispositivos
K > 1

Efeitos de canal curto
! São efeitos decorrentes da diminuição do comprimento do canal (L)
dos transistores. Em transistores de canal longo praticamente todas as
cargas da região do canal são controladas pela porta. A situação de
canal curto é configurada quando a quantidade de carga controlada pela
porta é da mesma ordem de grandeza que a presente nas regiões de
depleção de fonte e dreno. Nesta situação a porta já não controla todas
as cargas da região de canal.
Carga controlada pela porta Carga controlada por fonte e dreno

• Redução de VT
Uma conseqüência direta da redução do canal do transistor MOS é a
redução da tensão de limiar, devido à redução da carga controlada pela
porta.
V V (curto) V (longo) T T T Δ = −

 
qN xd r
A j
xd
max max
Δ = − + −1


 
T r

2
1
C .
L
ox j
V

• Efeito de perfuração (punch-through)
Outra conseqüência da redução do canal do transistor MOS esta
relacionada pela proximidade das regiões de depleção de fonte e dreno
comcomitantemente com o aumento do potencial (VDS) aplicado na
região de dreno, provocando uma diminuição da barreira de potencial da
junção canal-fonte (DIBL - Drain Induced Barrier Lowering).
Neste caso aparece uma corrente (IDSα VDS
2/L3) fluindo não mais pelo
canal do transistor e sim pelo “corpo”do mesmo. Este efeito chama-se
perfuração do transistor ou punch-through).

! CRITÉRIO DE SALLY LIU
– Defini-se tensão de perfuração (VPT) ao potencial (VDS) aplicado
ao dreno de um transistor de canal (L) e largura (W) no qual tem-se
uma corrente (IDS) tal que
na condição de polarização:
W
VGS = VFB e VBS=0 L
I DS
=10−9

• Efeito de elétrons energéticos (“hot electrons”)
Outra conseqüência da redução do canal do transistor MOS esta
relacionada com o aumento do campo elétrico, principalmente junto ao
dreno. Este elevado campo elétrico (MV/cm) induz elétrons energéticos
(“hot electrons”) a ionizarem, por impacto, portadores na região de canal.
Uma das conseqüências desta ionização é a alteração da tensão de limiar
(VT) com o tempo, pela captura destes elétrons energéticos pelo óxido de
porta.

! ESTRUTURA LDD (LIGHTLY DOPED DRAIN)
A estrutura LDD representa uma solução para minimizar os problemas
decorrentes do elevado campo elétrico junto ao dreno do transistor MOS.
O campo elétrico numa junção PN é função, além do potencial aplicado,
das concentrações dos materiais que a compõe. Deste modo, para
reduzir-se o campo elétrico deve-se reduzir a concentração das junções.
E x y = ∫∫ x y dxdy
Si
( , )
1
( , ) ρ
ε
Ao se reduzir as concentrações de
fonte e dreno, resulta na elevação da
resistência série associada ao
dispositivo. Na estrutura LDD, cria-se
uma extensão das regiões de fonte e
dreno, porém menos dopadas. O
comprimento destas regiões devem
ser projetado de modo a incrementar o
menos possível a resistência série.

Efeitos de canal estreito
! Com a diminuição da largura do canal dos transistores MOS, a região
de carga controlada pela porta sofre um aumento, devido à região
situada abaixo do óxido de campo ( “birds beak”).
“birds beak”

• Aumento de VT
Como a tensão de limiar do transistor é proporcional à quantidade de
carga controlada pela porta, em transistores de canal estreito tem-se
uma elevação da tensão de limiar.

1a. Lista de Exercícios – Dispositivos Semicondutores II
1) Num capacitor MOS, para as seguintes características:
Semic. Conc. Do semic. Metal Espessura do óxido Carga no óxido
a) Si – p 1e15 cm-3 Alumínio 20nm 1e11
b) Si – p 1e15 cm-3 Si poli N+
Degenerado
15nm 1e11
c) Si – p 1e16 cm-3 Si poli N+
NA=1e19 cm-3
15nm 1e10
d) Si – p 1e17 cm-3 Si poli P+
Degenerado
30nm 5e10
e) Si – p 1e17 cm-3 Si poli P+
ND=1e19 cm-3
30nm 5e10
f) Si – n 1e15 cm-3 Alumínio 20nm 1e11
g) Si – n 1e15 cm-3 Si poli N+
Degenerado
15nm 1e11
h) Si – n 1e16 cm-3 Si poli N+
NA=1e19 cm-3
15nm 1e10
i) Si – n 1e17 cm-3 Si poli P+
Degenerado
30nm 5e10
j) Si – n 1e17 cm-3 Si poli P+
ND=1e19 cm-3
30nm 5e10
Pede-se:
A) Desenhe o diagrama de bandas de energia e o perfil de cargas na acumulação,
banda plana, depleção e inversão;
B) Calcule a diferença de trabalho
C) Calcule a tensão de banda plana;
D) Profundidade máxima de depleção ( Xdmáx );
E) Calcule a tensão de limiar;
F) a profundidade de depleção para φs=0; φs=φf e φs=2φf
2) Determine a função trabalho do metal num capacitor MOS construído sobre
substrato tipo p com concentração Na=1E16cm-3, espessura de óxido de porta de
40nm, porta de silício poli N+, cargas no óxido Qox/q=5E10cm-2, e uma tensão de
limiar de 1V.
3) Determine em que regime de operação encontra-se um capacitor MOS construído
sobre substrato tipo p com concentração Na=4E14cm-3, espessura de óxido de
porta de 45nm, porta de silício poli N+, cargas no óxido Qox/q=6E10cm-2, com
uma tensão VG aplicada de + 5 V.
4)O que são as cargas de óxido de porta.
5) Explique a curva C-V de alta e baixa freqüência.

Equilíbrio Banda Plana Inversão

2a. Lista de Exercícios – Dispositivos Semicondutores II
1) Para um transistor nMOS construído sobre substrato tipo p com concentração
NA=1.1016cm-3, concentração de dopantes na fonte/dreno (ND) de 1.1020cm-3, espessura
de óxido de porta de 20nm, porta de silício poli N+ degenerado, Qox/q=1.1010cm-2,
μo=600cm-2/Vs, W=10μm e L=2μm, desenhe o diagrama de bandas de energia, na
direção de x ( no meio do canal) e em y (na interface óxido de porta e silício ) num
transistor nMOS, para as seguintes polarizações:
a) VGS=VFB e VDS=0;
b) VGS=0V e VDS=0;
c) VGS=0V e VDS<VGS-Vt;
d) VGS>Vt e VDS>VGS-Vt.
2) Desenhe o diagrama de bandas de energia, na direção de x ( no meio do canal) e em y
(na interface óxido de porta e silício ) para o transistor nMOS com porta de alumínio.
3) Explique os métodos de obtenção da tensão de limiar utilizando o transistor MOS.
4) Explique o método de obtenção do fator de inclinação de sublimiar no transistor MOS.
5) Explique que efeitos ocorrem ao se reduzir o comprimento do canal em transistores
nMOS. E ao se reduzir a largura do mesmo ?
6) Explique a influência da polarização do substrato no transistor nMOS.
7) Explique as causas, as conseqüências e como prevenir o efeito Punchthrough. Desenhe o
diagrama de bandas de energia antes e depois do efeito.
8) Descreva o comportamento da mobilidade de portadores no canal em função da tensão
aplicada à porta. Desenhe a curva IDS x VGS.
9) Para um transistor nMOS construído sobre substrato tipo p com concentração
NA=1.1016cm-3, espessura de óxido de porta de 40nm, porta de silício poli N+,
Qox/q=5.1010cm-2,
μo=600cm-2/Vs, W=100μm e L=1μm, determine:
a) tensão de limiar, para VBS=0V e VBS=-5V;
b) determine a constante de efeito de corpo ( γ )
c) a corrente de saturação para VGS=2V
d) a corrente IDS nas condições: VBS=0V, VGS=5V e VDS=0,1V
VBS=0V, VGS=5V e VDS=5V
VBS=-5V, VGS=5V e VDS=5V
e) Qual é o regime de operação do transistor (corte, saturação ou triodo), na seguinte
condição de polarização : VGS=3V, VDS=3V e VBS=0V.
f) Qual o valor mínimo de polarização que deve ser aplicado ao substrato (VBS) para que
o transistor encontre-se em saturação. Assuma polarizações : VGS=4V, VDS=3V.

Dispositivos Semicondutores 2 apostila completa

Recomendados

Recomendados

Mais conteúdo relacionado

Mais procurados

Mais procurados (20)

Destaque

Destaque (20)

Semelhante a Dispositivos Semicondutores 2 apostila completa

Semelhante a Dispositivos Semicondutores 2 apostila completa (20)

Mais de Cláudio Ferreira

Mais de Cláudio Ferreira (11)

Último

Último (20)

Dispositivos Semicondutores 2 apostila completa