SlideShare uma empresa Scribd logo
Memories 
Prof. Jader A. De Lima 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Memories 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Moore´s law 
LV LP techniques 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Memory Array 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Memory Banks 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Memory Timing 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Non-Volatile Memories (NVM´s) 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Read-Only Memory (ROM) 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Mask-programmed ROM 
• ROM is programmed at the manufacturer’s site according to the 
specifications of the customer 
• economical only when manufactured in large quantities 
• once programmed, it cannot be reprogrammed. 
• The basic storage element is an NPN bipolar transistor, connected in 
common-collector configuration, or a MOSFET in common-drain 
configuration. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
stored 1 stored 0 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Diffusion-programming ROM 
• highest density: bit line contact to discharge transistor can be shared by two-bit cells 
• very long fabrication cycle time: diffusion programming at early process stage 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
VIA-2 Contact Programming ROM (conventional) 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• The VIA-2 is final stage of process and base process can be completed just 
before VIA-2 etching and remaining process steps are quite few 
• VIA-2 ROM fabrication cycle time is about 1/5 of the diffusion ROM 
• Drawback: poorer density  diffusion area and contact must be separated 
in each ROM bit cell 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
VIA-2 Contact Programming ROM (new) 
• 8-bit block with GND on each side 
• higher density 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Multi-level ROM 
• transistor-cell (W/L) adjusted according to its logic state 
• 2 bits per cell 
• Intel (1980´s) 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Programmable ROM (PROM) 
• programmed by the customer 
• fuse links: metal or poly-Si 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
poly-Si/metal fuses 
• line heats up to fusion by self-heating mechanism due to current 
intensity during programming mode 
• fusion increases its resistance and eventually opens the link 
polyfuse/metalfuse layout 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Stacked-Gate Non-Volatile Memory (EPROM/EEPROM) 
• DAHC: Drain-Avalanche Hot Carrier 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• HCI: Hot Carrier Injection 
• either an electron or hole gains sufficient kinetic energy to overcome a 
potential barrier necessary to break an interface state 
• can be injected into the gate dielectric, where they can get trapped 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
pinch-off region 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• Fowler-Nordheim tunneling 
• current flowing across MOS structure at the high electric field in 
the oxide; electrons tunnel from semiconductor conduction band 
into oxide conduction band through part of the potential barrier at 
the semiconductor-oxide interface (oxide 5-10 nm thick) 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• floating-gate MOS (FAMOS) transistor 
• not electrically erasable (only by time-consuming UV-irradiation) 
• compatible with double-poly processes 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
EPROM with UV-irradiation erasing 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Flash Memories 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Different p-channel Flash write/erase operations (a) programming with 
DAHC and erase with FN tunneling action 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
(b) PGM: DAHC 
ERS: FN tunneling (source) 
(c) PGM: HCI 
ERS: FN tunneling (drain) 
(d) PGM: HCI 
ERS: FN tunneling 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• Default state is “1”, as current will flow through the channel under 
application of an appropriate voltage to the control gate. 
• Set to "0“ by applying > 5V (typically) to the CG. Channel is now 
turned on, so electrons can flow from the source to the drain. Current is then 
sufficiently large to cause some high energy (hot) electrons to jump through the 
insulating layer onto the FG. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• To erase a NOR flash cell (resetting it to the "1" state), a large voltage of 
the opposite polarity is applied between the CG and source, pulling the 
electrons off the FG through quantum tunneling 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• NAND has significantly higher storage capacity than NOR 
• NAND flash has found a market in devices to which large files 
are frequently uploaded and replaced: MP3 players, digital 
cameras and USB drives 
• NOR flash is faster, but it's also more expensive. NOR is most 
often used in mobile phones 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Flash memories 
• specific type of EEPROM that is erased and programmed in large blocks 
NOR-gate flash (Intel, 1988) 
Nor-gate Flash: each cell has one end connected directly to ground, and the 
other end connected directly to a bit line. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
NAND-gate flash (Toshiba 1989) 
• several transistors (8, 16, 32, …) are connected in series 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
When a cell is read, its gate is set to 0V, while the other gates of 
the stack are biased with a high voltage (typically 4–5 V, say) 
the other gates work as pass-transistors, regardless of their 
threshold voltage. 
An erased NAND Flash cell has a negative threshold voltage; on 
the contrary, a programmed cell has a positive threshold voltage 
but, in any case, less than 4V. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
NOR Flash: is a random access device, appropriate for code 
storage application. It is designed for use in linear program 
storage for applications such as boot loaders and BIOS, with its 
key benefit being the ability to satisfy requirements that need to 
read code wherein each word of data is needed to carry out 
instructions. 
NAND Flash: a sequential access device appropriate for mass 
storage applications. It is optimized for file structures where 
each word does not need to be read, but instead provides that 
sectors of data can be moved to and from media supporting a 
hard drive like repository structure for data storage to support 
file systems and allocation tables (FAT) 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Static RAM (SRAM) 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
6-transistor SRAM cell 
• high speed memory 
• data stored as long as power is supplied to the circuit. 
• low density  high cost!! 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
TFT: Thin-Film Transistor 
• Load is formed by using polysilicon as a PMOS device. This PMOS 
transistor is called a Thin Film Transistor (TFT), and it is formed by 
depositing several layers of polysilicon above the silicon surface. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
effective resistance ranges from 
~ 11 x 1013 W to 5 x 109 W 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Dynamic RAM (DRAM) 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
CS: typically, 30-50fF 
“1”: VCS = VDD – VTH 
“0”: VCS = 0V 
READ: the voltage of the selected word-line is high; 
readout process is destructive !!! 
write process should occur after reading. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Charge Sharing 
CB 
TS Vchave 
CS 
Linha de dados 
+ 
- + 
- 
VB 
VS 
QB = CB VB 
QS = CS VS 
QT = CB VB + CS VS 
CT = CB + CS
• Data stored in CS should be transferred to data line, - to capacitor CB 
– is a quite critical case. The voltage change across CB, after the 
transfer, is 
DV = VB - Veq = (VB - VS ) CS / ( CB + CS ) 
 reduction of original voltage difference (VB - VS ) by factor 
CS / (CB + CS) , as commonly CB >> CS 
 need for sense amplifiers coupled to bit line 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
CS: typically, 30-50fF 
“1”: VCS = VDD – VTH 
“0”: VCS = 0V 
Linha de dados 
CB 
TS Vchave 
+ 
- + 
- 
VS 
Ex: Cs = 30fF; CL = 1pF 
VDD = 2.2V; VTH = 0.5V 
CS 
DVB = (VB - VS ) CS / ( CB + CS ) 
VB(0) = 0V: DVB = (1.1 - 0) 30f /1.03p = +32mV 
VB(1) = 0V: DVB = (1.1 – 1.7V) 30f /1.03p = -17mV 
VB 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
1-Mb DRAM. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
? 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
SRAM Sense Amplifiers 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
d) Latched-based SRAM Sense Amplifiers 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
DRAM Sense Amplifiers 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Sense amplifier with dummy-cell sensing structure 
• During reading, if LHS cell is read, the dummy word line 
on RHS is acessed ( and vice-versa). 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Sense amplifier with dummy-cell sensing structure 
EQ 
L1 L0 R0 R1 
VDD 
SE 
BLL BLR 
SE 
L 
... 
CS CS CS 
... 
CS CS 
CS 
R 
dummy 
cell 
dummy 
cell 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
EQ 
L1 L0 R0 R1 
VDD 
SE 
BLL BLR 
SE 
L 
... 
CS CS CS 
... 
CS CS 
CS 
R 
dummy 
cell 
dummy 
cell 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
EQ 
L1 L0 R0 R1 
VDD 
SE 
BLL BLR 
SE 
L 
... 
CS CS CS 
... 
CS CS 
CS 
R 
dummy 
cell 
dummy 
cell 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• Decoupling of bit-line capacitance 
• decoupling devices MT1 and MT2 are initially turned on. SA is not active and 
load at its input is CBL + CSA, with CB >> CSA. 
• AS is activated when differential input-voltage Vin is large enough. 
At this moment, MT1 and MT2 are turned off and load at AS input is only CSA. 
Faster arbitration. 
• during re-writing, MT1 and MT2 are turned on again. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
• initially, Fs turns on MN5. 
• Ft turns on decoupling devices MT1 and MT2. Both are 
turned off with differencial Vin is large enough. 
• Vin is then quickly amplified by MN3, MN4 and MN5, as bit-line 
capacitances are de-coupled. 
• when Vin reaches a given value, Ft goes high, turning on 
MT1 and MT2, which allows full Vin swing. 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Alpha-particles 
1 particle ~1million carriers 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Alpha-particles 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Redundancy 
Memory 
Array 
Redundant 
Redundant 
columns 
rows 
Column Decoder 
Row 
Address 
Row Decoder 
Column 
Address 
Fuse 
Bank 
: 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Redundancy and Error Correction 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Address Decoding 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Example: 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Row Decoders 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Dynamic Decoders 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
Dynamic Decoding 
WL3 
Precharge devices GND GND 
WL2 
WL1 
WL0 
VDD  A0 A0 A1 A1 A0 A0 A1 A1 
VDD 
VDD 
VDD 
VDD 
 
WL3 
WL2 
WL1 
WL0 
Dynamic 2-to-4 NOR decoder 2-to-4 MOS dynamic NAND Decoder 
Propagation delay is primary concern 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
A NAND decoder using 2-input pre-decoders 
A0A1 A0A1 A0A1 A0A1 A2A3 A2A3 A2A3 A2A3 
A1 A0 A0 A1 A3 A2 A2 A3 
WL1 
WL0 
Splitting decoder into two or more logic layers 
produces a faster and cheaper implementation 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
4 input pass-transistor based column decoder 
BL0 BL1 BL2 BL3 
D 
A0 
A1 
S0 
S1 
S2 
S3 
2 input NOR decoder 
Advantage: speed (tpd does not add to overall memory access time) 
only 1 extra transistor in signal path 
Disadvantage: large transistor count 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
4-to-1 tree based column decoder 
BL0 BL1 BL2 BL3 
D 
A0 
A0 
A1 
A1 
Number of devices drastically reduced 
Delay increases quadratically with # of sections; prohibitive for large decoders 
buffers 
progressive sizing 
combination of tree and pass transistor approaches 
Solutions: 
Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014

Mais conteúdo relacionado

Semelhante a Mixed mode ch5_v1

Webinar: Mitos e verdades sobre ESD - Descarga eletrostática
Webinar: Mitos e verdades sobre ESD - Descarga eletrostáticaWebinar: Mitos e verdades sobre ESD - Descarga eletrostática
Webinar: Mitos e verdades sobre ESD - Descarga eletrostática
Embarcados
 
34 tutorial sobre rede cabos - grimpagem - hub-switch
34 tutorial sobre rede   cabos - grimpagem - hub-switch34 tutorial sobre rede   cabos - grimpagem - hub-switch
34 tutorial sobre rede cabos - grimpagem - hub-switch
Ibanezch
 
MIMOSA - Análise de Sistemas de Ancoragem
MIMOSA - Análise de Sistemas de AncoragemMIMOSA - Análise de Sistemas de Ancoragem
MIMOSA - Análise de Sistemas de Ancoragem
João Henrique Volpini Mattos
 
ATERRAMENTO & SPDA - Sistemas de Proteção contra Descargas Atmosféricas.
ATERRAMENTO & SPDA - Sistemas de Proteção contra Descargas Atmosféricas.ATERRAMENTO & SPDA - Sistemas de Proteção contra Descargas Atmosféricas.
ATERRAMENTO & SPDA - Sistemas de Proteção contra Descargas Atmosféricas.
Jean Paulo Mendes Alves
 
Tecnologias emergentes e o papel do profissional de redes
Tecnologias emergentes e o papel do profissional de redesTecnologias emergentes e o papel do profissional de redes
Tecnologias emergentes e o papel do profissional de redes
Rafael de Oliveira Ribeiro
 
Riflex : Análise Estrutural Não-Linear de Linhas Flexíveis (risers e umbilicais)
Riflex : Análise Estrutural Não-Linear de Linhas Flexíveis (risers e umbilicais)Riflex : Análise Estrutural Não-Linear de Linhas Flexíveis (risers e umbilicais)
Riflex : Análise Estrutural Não-Linear de Linhas Flexíveis (risers e umbilicais)
João Henrique Volpini Mattos
 
Desafios da tecnologia da computação e indústria
Desafios da tecnologia da computação e indústriaDesafios da tecnologia da computação e indústria
Desafios da tecnologia da computação e indústria
Eduardo de Lucena Falcão
 
Introducaoplds
IntroducaopldsIntroducaoplds
Introducaoplds
Airton Flores
 
Apostila 2 conceitos de hardware e software
Apostila 2   conceitos de hardware e softwareApostila 2   conceitos de hardware e software
Apostila 2 conceitos de hardware e software
Paulo Fonseca
 
Redes de Sensores e Robôs: Um novo paradigma de Monitoramento e Atuação
Redes de Sensores e Robôs: Um novo paradigma de Monitoramento e AtuaçãoRedes de Sensores e Robôs: Um novo paradigma de Monitoramento e Atuação
Redes de Sensores e Robôs: Um novo paradigma de Monitoramento e Atuação
PET Computação
 
Caracterização de materiais e de dispositivos semicondutores
Caracterização de materiais e de dispositivos semicondutoresCaracterização de materiais e de dispositivos semicondutores
Caracterização de materiais e de dispositivos semicondutores
Roní Gonçalves
 
Aula 05 meios de comunicação de dados
Aula 05 meios de comunicação de dadosAula 05 meios de comunicação de dados
Aula 05 meios de comunicação de dados
Jorge Ávila Miranda
 

Semelhante a Mixed mode ch5_v1 (12)

Webinar: Mitos e verdades sobre ESD - Descarga eletrostática
Webinar: Mitos e verdades sobre ESD - Descarga eletrostáticaWebinar: Mitos e verdades sobre ESD - Descarga eletrostática
Webinar: Mitos e verdades sobre ESD - Descarga eletrostática
 
34 tutorial sobre rede cabos - grimpagem - hub-switch
34 tutorial sobre rede   cabos - grimpagem - hub-switch34 tutorial sobre rede   cabos - grimpagem - hub-switch
34 tutorial sobre rede cabos - grimpagem - hub-switch
 
MIMOSA - Análise de Sistemas de Ancoragem
MIMOSA - Análise de Sistemas de AncoragemMIMOSA - Análise de Sistemas de Ancoragem
MIMOSA - Análise de Sistemas de Ancoragem
 
ATERRAMENTO & SPDA - Sistemas de Proteção contra Descargas Atmosféricas.
ATERRAMENTO & SPDA - Sistemas de Proteção contra Descargas Atmosféricas.ATERRAMENTO & SPDA - Sistemas de Proteção contra Descargas Atmosféricas.
ATERRAMENTO & SPDA - Sistemas de Proteção contra Descargas Atmosféricas.
 
Tecnologias emergentes e o papel do profissional de redes
Tecnologias emergentes e o papel do profissional de redesTecnologias emergentes e o papel do profissional de redes
Tecnologias emergentes e o papel do profissional de redes
 
Riflex : Análise Estrutural Não-Linear de Linhas Flexíveis (risers e umbilicais)
Riflex : Análise Estrutural Não-Linear de Linhas Flexíveis (risers e umbilicais)Riflex : Análise Estrutural Não-Linear de Linhas Flexíveis (risers e umbilicais)
Riflex : Análise Estrutural Não-Linear de Linhas Flexíveis (risers e umbilicais)
 
Desafios da tecnologia da computação e indústria
Desafios da tecnologia da computação e indústriaDesafios da tecnologia da computação e indústria
Desafios da tecnologia da computação e indústria
 
Introducaoplds
IntroducaopldsIntroducaoplds
Introducaoplds
 
Apostila 2 conceitos de hardware e software
Apostila 2   conceitos de hardware e softwareApostila 2   conceitos de hardware e software
Apostila 2 conceitos de hardware e software
 
Redes de Sensores e Robôs: Um novo paradigma de Monitoramento e Atuação
Redes de Sensores e Robôs: Um novo paradigma de Monitoramento e AtuaçãoRedes de Sensores e Robôs: Um novo paradigma de Monitoramento e Atuação
Redes de Sensores e Robôs: Um novo paradigma de Monitoramento e Atuação
 
Caracterização de materiais e de dispositivos semicondutores
Caracterização de materiais e de dispositivos semicondutoresCaracterização de materiais e de dispositivos semicondutores
Caracterização de materiais e de dispositivos semicondutores
 
Aula 05 meios de comunicação de dados
Aula 05 meios de comunicação de dadosAula 05 meios de comunicação de dados
Aula 05 meios de comunicação de dados
 

Mais de Universidade Federal de Santa Catarina

01 amplificadores elementares transistorizados
01 amplificadores elementares transistorizados01 amplificadores elementares transistorizados
01 amplificadores elementares transistorizados
Universidade Federal de Santa Catarina
 
09 sistemas realimentados
09 sistemas realimentados09 sistemas realimentados
09 sistemas realimentados
Universidade Federal de Santa Catarina
 
11 osciladores
11 osciladores11 osciladores
06 amplificadores de potência
06 amplificadores de potência06 amplificadores de potência
06 amplificadores de potência
Universidade Federal de Santa Catarina
 
Espelhos de corrente
Espelhos de correnteEspelhos de corrente
05 amplificador diferencial
05 amplificador diferencial05 amplificador diferencial
05 amplificador diferencial
Universidade Federal de Santa Catarina
 
03 ruído em circuitos analógicos
03 ruído em circuitos analógicos03 ruído em circuitos analógicos
03 ruído em circuitos analógicos
Universidade Federal de Santa Catarina
 
08 amplificador operacional
08 amplificador operacional08 amplificador operacional
08 amplificador operacional
Universidade Federal de Santa Catarina
 
Circuitos básicos a transistor bipolar (bjt)
Circuitos básicos a transistor bipolar (bjt)Circuitos básicos a transistor bipolar (bjt)
Circuitos básicos a transistor bipolar (bjt)
Universidade Federal de Santa Catarina
 
05 voltage & current references
05 voltage & current references05 voltage & current references
05 voltage & current references
Universidade Federal de Santa Catarina
 

Mais de Universidade Federal de Santa Catarina (10)

01 amplificadores elementares transistorizados
01 amplificadores elementares transistorizados01 amplificadores elementares transistorizados
01 amplificadores elementares transistorizados
 
09 sistemas realimentados
09 sistemas realimentados09 sistemas realimentados
09 sistemas realimentados
 
11 osciladores
11 osciladores11 osciladores
11 osciladores
 
06 amplificadores de potência
06 amplificadores de potência06 amplificadores de potência
06 amplificadores de potência
 
Espelhos de corrente
Espelhos de correnteEspelhos de corrente
Espelhos de corrente
 
05 amplificador diferencial
05 amplificador diferencial05 amplificador diferencial
05 amplificador diferencial
 
03 ruído em circuitos analógicos
03 ruído em circuitos analógicos03 ruído em circuitos analógicos
03 ruído em circuitos analógicos
 
08 amplificador operacional
08 amplificador operacional08 amplificador operacional
08 amplificador operacional
 
Circuitos básicos a transistor bipolar (bjt)
Circuitos básicos a transistor bipolar (bjt)Circuitos básicos a transistor bipolar (bjt)
Circuitos básicos a transistor bipolar (bjt)
 
05 voltage & current references
05 voltage & current references05 voltage & current references
05 voltage & current references
 

Último

SFE SSO PROC 03 Bloqueio e sinalização de energias perigosas 1(Comentado).docx
SFE SSO PROC 03 Bloqueio e sinalização de energias perigosas 1(Comentado).docxSFE SSO PROC 03 Bloqueio e sinalização de energias perigosas 1(Comentado).docx
SFE SSO PROC 03 Bloqueio e sinalização de energias perigosas 1(Comentado).docx
bentosst
 
AULA LEI DOS SENOS OU COSSENOS - parte final (3) (1).pdf
AULA LEI DOS SENOS OU COSSENOS - parte final (3) (1).pdfAULA LEI DOS SENOS OU COSSENOS - parte final (3) (1).pdf
AULA LEI DOS SENOS OU COSSENOS - parte final (3) (1).pdf
MaxwellBentodeOlivei1
 
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL COMUNICAÇÃO ASSERTIVA E INTERPESSOA...
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL COMUNICAÇÃO ASSERTIVA E INTERPESSOA...AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL COMUNICAÇÃO ASSERTIVA E INTERPESSOA...
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL COMUNICAÇÃO ASSERTIVA E INTERPESSOA...
Consultoria Acadêmica
 
Dimensionamento de eixo. estudo de caso.pdf
Dimensionamento de eixo. estudo de caso.pdfDimensionamento de eixo. estudo de caso.pdf
Dimensionamento de eixo. estudo de caso.pdf
RodrigoQuintilianode1
 
Apostila SAP.PM para PCM, para indústria e depósitos
Apostila SAP.PM para PCM, para indústria e  depósitosApostila SAP.PM para PCM, para indústria e  depósitos
Apostila SAP.PM para PCM, para indústria e depósitos
Sandro Marques Solidario
 
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL EMPREENDEDORISMO CORPORATIVO UNICES...
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL EMPREENDEDORISMO CORPORATIVO UNICES...AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL EMPREENDEDORISMO CORPORATIVO UNICES...
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL EMPREENDEDORISMO CORPORATIVO UNICES...
Consultoria Acadêmica
 

Último (6)

SFE SSO PROC 03 Bloqueio e sinalização de energias perigosas 1(Comentado).docx
SFE SSO PROC 03 Bloqueio e sinalização de energias perigosas 1(Comentado).docxSFE SSO PROC 03 Bloqueio e sinalização de energias perigosas 1(Comentado).docx
SFE SSO PROC 03 Bloqueio e sinalização de energias perigosas 1(Comentado).docx
 
AULA LEI DOS SENOS OU COSSENOS - parte final (3) (1).pdf
AULA LEI DOS SENOS OU COSSENOS - parte final (3) (1).pdfAULA LEI DOS SENOS OU COSSENOS - parte final (3) (1).pdf
AULA LEI DOS SENOS OU COSSENOS - parte final (3) (1).pdf
 
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL COMUNICAÇÃO ASSERTIVA E INTERPESSOA...
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL COMUNICAÇÃO ASSERTIVA E INTERPESSOA...AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL COMUNICAÇÃO ASSERTIVA E INTERPESSOA...
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL COMUNICAÇÃO ASSERTIVA E INTERPESSOA...
 
Dimensionamento de eixo. estudo de caso.pdf
Dimensionamento de eixo. estudo de caso.pdfDimensionamento de eixo. estudo de caso.pdf
Dimensionamento de eixo. estudo de caso.pdf
 
Apostila SAP.PM para PCM, para indústria e depósitos
Apostila SAP.PM para PCM, para indústria e  depósitosApostila SAP.PM para PCM, para indústria e  depósitos
Apostila SAP.PM para PCM, para indústria e depósitos
 
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL EMPREENDEDORISMO CORPORATIVO UNICES...
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL EMPREENDEDORISMO CORPORATIVO UNICES...AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL EMPREENDEDORISMO CORPORATIVO UNICES...
AE03 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL EMPREENDEDORISMO CORPORATIVO UNICES...
 

Mixed mode ch5_v1

  • 1. Memories Prof. Jader A. De Lima Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 2. Memories Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 3. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 4. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 5. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 6. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 7. Moore´s law LV LP techniques Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 8. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 9. Memory Array Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 10. Memory Banks Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 11. Memory Timing Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 12. Non-Volatile Memories (NVM´s) Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 13. Read-Only Memory (ROM) Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 14. Mask-programmed ROM • ROM is programmed at the manufacturer’s site according to the specifications of the customer • economical only when manufactured in large quantities • once programmed, it cannot be reprogrammed. • The basic storage element is an NPN bipolar transistor, connected in common-collector configuration, or a MOSFET in common-drain configuration. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 15. stored 1 stored 0 Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 16. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 17. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 18. Diffusion-programming ROM • highest density: bit line contact to discharge transistor can be shared by two-bit cells • very long fabrication cycle time: diffusion programming at early process stage Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 19. VIA-2 Contact Programming ROM (conventional) Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 20. • The VIA-2 is final stage of process and base process can be completed just before VIA-2 etching and remaining process steps are quite few • VIA-2 ROM fabrication cycle time is about 1/5 of the diffusion ROM • Drawback: poorer density  diffusion area and contact must be separated in each ROM bit cell Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 21. VIA-2 Contact Programming ROM (new) • 8-bit block with GND on each side • higher density Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 22. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 23. Multi-level ROM • transistor-cell (W/L) adjusted according to its logic state • 2 bits per cell • Intel (1980´s) Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 24. Programmable ROM (PROM) • programmed by the customer • fuse links: metal or poly-Si Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 25. poly-Si/metal fuses • line heats up to fusion by self-heating mechanism due to current intensity during programming mode • fusion increases its resistance and eventually opens the link polyfuse/metalfuse layout Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 26. Stacked-Gate Non-Volatile Memory (EPROM/EEPROM) • DAHC: Drain-Avalanche Hot Carrier Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 27. • HCI: Hot Carrier Injection • either an electron or hole gains sufficient kinetic energy to overcome a potential barrier necessary to break an interface state • can be injected into the gate dielectric, where they can get trapped Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 28. pinch-off region Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 29. • Fowler-Nordheim tunneling • current flowing across MOS structure at the high electric field in the oxide; electrons tunnel from semiconductor conduction band into oxide conduction band through part of the potential barrier at the semiconductor-oxide interface (oxide 5-10 nm thick) Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 30. • floating-gate MOS (FAMOS) transistor • not electrically erasable (only by time-consuming UV-irradiation) • compatible with double-poly processes Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 31. EPROM with UV-irradiation erasing Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 32. Flash Memories Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 33. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 34. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 35. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 36. Different p-channel Flash write/erase operations (a) programming with DAHC and erase with FN tunneling action Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 37. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 38. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 39. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 40. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 41. (b) PGM: DAHC ERS: FN tunneling (source) (c) PGM: HCI ERS: FN tunneling (drain) (d) PGM: HCI ERS: FN tunneling Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 42. • Default state is “1”, as current will flow through the channel under application of an appropriate voltage to the control gate. • Set to "0“ by applying > 5V (typically) to the CG. Channel is now turned on, so electrons can flow from the source to the drain. Current is then sufficiently large to cause some high energy (hot) electrons to jump through the insulating layer onto the FG. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 43. • To erase a NOR flash cell (resetting it to the "1" state), a large voltage of the opposite polarity is applied between the CG and source, pulling the electrons off the FG through quantum tunneling Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 44. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 45. • NAND has significantly higher storage capacity than NOR • NAND flash has found a market in devices to which large files are frequently uploaded and replaced: MP3 players, digital cameras and USB drives • NOR flash is faster, but it's also more expensive. NOR is most often used in mobile phones Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 46. Flash memories • specific type of EEPROM that is erased and programmed in large blocks NOR-gate flash (Intel, 1988) Nor-gate Flash: each cell has one end connected directly to ground, and the other end connected directly to a bit line. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 47. NAND-gate flash (Toshiba 1989) • several transistors (8, 16, 32, …) are connected in series Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 48. When a cell is read, its gate is set to 0V, while the other gates of the stack are biased with a high voltage (typically 4–5 V, say) the other gates work as pass-transistors, regardless of their threshold voltage. An erased NAND Flash cell has a negative threshold voltage; on the contrary, a programmed cell has a positive threshold voltage but, in any case, less than 4V. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 49. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 50. NOR Flash: is a random access device, appropriate for code storage application. It is designed for use in linear program storage for applications such as boot loaders and BIOS, with its key benefit being the ability to satisfy requirements that need to read code wherein each word of data is needed to carry out instructions. NAND Flash: a sequential access device appropriate for mass storage applications. It is optimized for file structures where each word does not need to be read, but instead provides that sectors of data can be moved to and from media supporting a hard drive like repository structure for data storage to support file systems and allocation tables (FAT) Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 51. Static RAM (SRAM) Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 52. 6-transistor SRAM cell • high speed memory • data stored as long as power is supplied to the circuit. • low density  high cost!! Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 53. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 54. TFT: Thin-Film Transistor • Load is formed by using polysilicon as a PMOS device. This PMOS transistor is called a Thin Film Transistor (TFT), and it is formed by depositing several layers of polysilicon above the silicon surface. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 55. effective resistance ranges from ~ 11 x 1013 W to 5 x 109 W Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 56. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 57. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 58. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 59. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 60. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 61. Dynamic RAM (DRAM) Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 62. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 63. CS: typically, 30-50fF “1”: VCS = VDD – VTH “0”: VCS = 0V READ: the voltage of the selected word-line is high; readout process is destructive !!! write process should occur after reading. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 64. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 65. Charge Sharing CB TS Vchave CS Linha de dados + - + - VB VS QB = CB VB QS = CS VS QT = CB VB + CS VS CT = CB + CS
  • 66. • Data stored in CS should be transferred to data line, - to capacitor CB – is a quite critical case. The voltage change across CB, after the transfer, is DV = VB - Veq = (VB - VS ) CS / ( CB + CS )  reduction of original voltage difference (VB - VS ) by factor CS / (CB + CS) , as commonly CB >> CS  need for sense amplifiers coupled to bit line Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 67. CS: typically, 30-50fF “1”: VCS = VDD – VTH “0”: VCS = 0V Linha de dados CB TS Vchave + - + - VS Ex: Cs = 30fF; CL = 1pF VDD = 2.2V; VTH = 0.5V CS DVB = (VB - VS ) CS / ( CB + CS ) VB(0) = 0V: DVB = (1.1 - 0) 30f /1.03p = +32mV VB(1) = 0V: DVB = (1.1 – 1.7V) 30f /1.03p = -17mV VB Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 68. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 69. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 70. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 71. 1-Mb DRAM. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 72. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 73. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 74. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 75. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 76. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 77. ? Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 78. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 79. SRAM Sense Amplifiers Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 80. d) Latched-based SRAM Sense Amplifiers Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 81. DRAM Sense Amplifiers Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 82. Sense amplifier with dummy-cell sensing structure • During reading, if LHS cell is read, the dummy word line on RHS is acessed ( and vice-versa). Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 83. Sense amplifier with dummy-cell sensing structure EQ L1 L0 R0 R1 VDD SE BLL BLR SE L ... CS CS CS ... CS CS CS R dummy cell dummy cell Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 84. EQ L1 L0 R0 R1 VDD SE BLL BLR SE L ... CS CS CS ... CS CS CS R dummy cell dummy cell Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 85. EQ L1 L0 R0 R1 VDD SE BLL BLR SE L ... CS CS CS ... CS CS CS R dummy cell dummy cell Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 86. • Decoupling of bit-line capacitance • decoupling devices MT1 and MT2 are initially turned on. SA is not active and load at its input is CBL + CSA, with CB >> CSA. • AS is activated when differential input-voltage Vin is large enough. At this moment, MT1 and MT2 are turned off and load at AS input is only CSA. Faster arbitration. • during re-writing, MT1 and MT2 are turned on again. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 87. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 88. • initially, Fs turns on MN5. • Ft turns on decoupling devices MT1 and MT2. Both are turned off with differencial Vin is large enough. • Vin is then quickly amplified by MN3, MN4 and MN5, as bit-line capacitances are de-coupled. • when Vin reaches a given value, Ft goes high, turning on MT1 and MT2, which allows full Vin swing. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 89. Alpha-particles 1 particle ~1million carriers Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 90. Alpha-particles Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 91. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 92. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 93. Redundancy Memory Array Redundant Redundant columns rows Column Decoder Row Address Row Decoder Column Address Fuse Bank : Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 94. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 95. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 96. Redundancy and Error Correction Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 97. Address Decoding Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 98. Example: Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 99. Row Decoders Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 100. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 101. Dynamic Decoders Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 102. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 103. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 104. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 105. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 106. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 107. Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 108. Dynamic Decoding WL3 Precharge devices GND GND WL2 WL1 WL0 VDD  A0 A0 A1 A1 A0 A0 A1 A1 VDD VDD VDD VDD  WL3 WL2 WL1 WL0 Dynamic 2-to-4 NOR decoder 2-to-4 MOS dynamic NAND Decoder Propagation delay is primary concern Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 109. A NAND decoder using 2-input pre-decoders A0A1 A0A1 A0A1 A0A1 A2A3 A2A3 A2A3 A2A3 A1 A0 A0 A1 A3 A2 A2 A3 WL1 WL0 Splitting decoder into two or more logic layers produces a faster and cheaper implementation Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 110. 4 input pass-transistor based column decoder BL0 BL1 BL2 BL3 D A0 A1 S0 S1 S2 S3 2 input NOR decoder Advantage: speed (tpd does not add to overall memory access time) only 1 extra transistor in signal path Disadvantage: large transistor count Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014
  • 111. 4-to-1 tree based column decoder BL0 BL1 BL2 BL3 D A0 A0 A1 A1 Number of devices drastically reduced Delay increases quadratically with # of sections; prohibitive for large decoders buffers progressive sizing combination of tree and pass transistor approaches Solutions: Introdução ao Jader A. De Lima Projeto de CI´s de Sinais Mistos UFSC, 2014