Mapas de Karnaugh de Eletrônica digitall

Método de Mapa de Karnaugh
▪ Também chamado de mapa K, é um método gráfico para simplificar
equações lógicas ou converter tabelas-verdade do circuito lógico
correspondente.
▪ Teoricamente, pode ser usado para qualquer número de variáveis de
entradas, porém sua utilidade prática é limitada a cinco ou seis variáveis
Prof a : Virgínia Baroncini 2
Os valores da tabela-verdade são colocados no mapa K.
O mostrado aqui é de duas variáveis.

Mapa de Karnaugh com 3 variáveis

Exemplo de Simplificação usando o Mapa de Karnaugh

Exercício de Simplificação usando o Mapa de Karnaugh

• Células adjacentes diferem em apenas uma variável, tanto na horizontal
quanto na vertical.
• Uma expressão SOP pode ser obtida combinando todos os quadrados
que contêm 1.

• Agrupando-se 1s em adjacentes de dois, quatro ou oito quadros têm-se
uma maior simplificação.

Grupo de quatro
(Quarteto)
Grupo de oito
(Octeto)

Passos para uso do Mapa de Karnaugh
Simplificando uma expressão booleana, usando mapa de K:
• Construção do mapa K, com os 1s como indicado na tabela-verdade.
• Agrupamento dos 1s que não são adjacentes a quaisquer outros 1s (1s isolados).
• Agrupamento dos 1s que estão em pares.
• Agrupamento dos 1s em octetos, mesmo que já tenham sido agrupados.
• Agrupamento dos quartetos com um ou mais 1s e que ainda não estejam em grupos.
• Agrupamento de quaisquer pares necessários para incluir 1s ainda não agrupado.
• Formação da soma OR dos termos gerados por cada grupo.
Quando uma variável aparece na forma complementada e não complementada dentro de um grupo é
eliminada da expressão.
Variáveis que são as mesmas para todos os quadrados do grupo devem aparecer na expressão final.

Exercício de Simplificação usando o Mapa de Karnaugh

Condições Irrelevantes (Don´t Care)
• Alguns circuitos lógicos podem ser projetados de forma que existam
certas condições de entrada para as quais não existem níveis de saída
especificados, normalmente porque essas condições de entrada nunca
ocorrerão.
• Nesse caso, a saída não é especificada nem com 0 nem com 1. Em vez
de níveis, um X é mostrado para essas condições.
O X representa a condição de irrelevância

Exercícios:
Determine a expressão mínima para o mapas de K mostrado abaixo

Exercício:
Projete um circuito lógico que controla uma porta de elevador em um prédio de
três andares. O circuito tem quatro entradas. M é o sinal lógico que indica
quando o elevador está se movendo (M=1) ou parado (M=0). F1, F2 e F3 são os
sinais indicadores dos andares que são normalmente nível BAIXO, passando
para nível ALTO, apenas quando o elevador estiver posicionado em um
determinado andar. Ex.: Quando o elevador estiver no segundo andar, F2=1 e
F1=F3=0.
A saída do circuito é o sinal ABRIR que normalmente é nível BAIXO e vai para
ALTO quando a porta do elevador estiver aberta

Solução:

Exercício:
Projete um circuito lógico que transforme o código de Gray (4 bits) para um
sistema binário comum (4 bits).

Exercício:
A figura mostra um contador BCD que gera uma saída de quatro bits
representando o código BCD para o número de pulsos que é aplicado na
entrada do contador. Por exemplo, após a ocorrência de quatro pulsos, as
saídas do contador serão DCBA=01002 = 410. o contador retorno a para
0000 no décimo pulso, começando a contagem novamente . Em outras
palavras , as saídas DCBA nunca representarão um número maior que
10012 = 910. Projete um circuito que gere uma saída sempre que o
contador estiver nas contagens 2,3,9. Use o mapa de K e aproveite as
condições de irrelevância

Exercício:
Construir o projeto de um decodificador BCD para display de 7 segmentos.
Para efetuar o projeto desse decodificador, devemos verificar em cada caracter os
segmentos que devem ser acessos e atribuir o nível 1, em função da respectiva
entrada o código binário.

Mapas de Karnaugh de Eletrônica digitall

Mais conteúdo relacionado

Semelhante a Mapas de Karnaugh de Eletrônica digitall

Mapas de Karnaugh de Eletrônica digitall