SlideShare uma empresa Scribd logo
1 de 16
INSTITUTO SUPERIOR DE GESTAO DE CIENCIAS E TECNOLOGIAS
ELECTRÓNICA DIGITAL
AULA-3
Docente: Eng. Sérgio Sambo, MSc
Projectando Circuitos Lógicos
Passos para o projecto completo de um circuito lógico:
a) Montar a tabela-verdade:
b) Analisar a saída:
• Quando qualquer entrada de uma porta OR for “1” então a saída será “1”.
Então podemos deduzir que a saída x é uma operação OR de todos os
casos em que a saída x é “1”. Cada caso corresponde a uma operação
lógica AND com todas as variáveis de entrada.
c) Simplificar a expressão lógica obtida:
A expressão pode ser reduzida a um número menor de termos se
aplicarmos os teoremas booleanos e de DeMorgan.
d) Implementar o circuito através da expressão lógico:
Simplificação de circuitos lógicos usando o Diagrama de
Veitch-Karnaugh
 Os Diagrama de Veitch-Karnaugh Permitem a
simplificação de expressões lógicas com 2, 3, 4, 5
ou mais variáveis. No diagrama só são permitidos
agrupamentos de 1, 2, 4, 8, 16, 32, 64, etc, isto é,
potências de 2. Exemplos:
Exemplos de agrupamentos equivalentes internos e ao redor
para Mapas de Karnaugh de 2 variáveis:
Exemplos de agrupamentos equivalentes internos e ao
redor para Mapas de Karnaugh de 3 variáveis:
Exemplos de agrupamentos equivalentes internos e ao
redor para mapas de Karnaugh de 4 variáveis:
Resumindo: os agrupamentos devem
ser de células vizinhas ou ao redor,
formando blocos de 16, 8, 4, 2, ou
isolado. Sempre tentamos agrupar o
máximo possível dentro destas regras
e exemplos vistos.
.
Exemplo-1:
𝑆𝑒𝑗𝑎 𝑑𝑎𝑑𝑎 𝑎 𝑒𝑥𝑝𝑟𝑒𝑠𝑠ã𝑜: 𝑆 = 𝐴𝐵 + 𝐴𝐵 + 𝐴𝐵
 Usando mapa de Karnaugh, simplifique-a.
Expressão simplificada: S = A + B
 Circuitos antes e após a simplificação:
Exemplo-2: Seja a Tabela da Verdade:
.
A expressão booleana será:
Simplificando a expressao pelo mapa de Karnaugh, resulta:
Portanto, a expressão minimizada será: 𝑺 = 𝑨. 𝑩 + 𝑪 e o circuito é:
.
EXERCÍCIOS PROPOSTOS-II
1. Escreva a expressão booleana minimizada para cada Mapa de Karnaugh dado:
.
.
2. Faça os agrupamentos correctos para cada Mapa de
Karnaugh dado e apresente os circuitos antes e depois da
simplificação:
.
3. A partir da Tabela da Verdade dada, monte o Mapa de
Karnaugh, desenhe o circuito antes e depois da simplificação.
Diga quantas portas foram economizadas.
.
FIM
…

Mais conteúdo relacionado

Semelhante a Aula 3. Electr. Digit..pptx para aprender como funciona os códigos

Semelhante a Aula 3. Electr. Digit..pptx para aprender como funciona os códigos (20)

Sistemas Digitais
Sistemas DigitaisSistemas Digitais
Sistemas Digitais
 
Automação Indistrial
Automação IndistrialAutomação Indistrial
Automação Indistrial
 
Automacao basica
Automacao basicaAutomacao basica
Automacao basica
 
computaçao
computaçaocomputaçao
computaçao
 
Introdução aos Mapas de Karnaugh
Introdução aos Mapas de KarnaughIntrodução aos Mapas de Karnaugh
Introdução aos Mapas de Karnaugh
 
Rel lab 4
Rel lab 4Rel lab 4
Rel lab 4
 
05453943
0545394305453943
05453943
 
Relatório Prático - Sistemas Eletrónicos
Relatório Prático - Sistemas EletrónicosRelatório Prático - Sistemas Eletrónicos
Relatório Prático - Sistemas Eletrónicos
 
Exercicio de Modelagem de Suspensão Dinamica
Exercicio de Modelagem de Suspensão DinamicaExercicio de Modelagem de Suspensão Dinamica
Exercicio de Modelagem de Suspensão Dinamica
 
Roteiro 4 portas lógicas nor
Roteiro 4   portas lógicas norRoteiro 4   portas lógicas nor
Roteiro 4 portas lógicas nor
 
Apost prog lad_clp micrologix1200
Apost prog lad_clp micrologix1200Apost prog lad_clp micrologix1200
Apost prog lad_clp micrologix1200
 
Spaun
SpaunSpaun
Spaun
 
Apostila+de+programação+ladder+ +clp+micrologix+1200
Apostila+de+programação+ladder+ +clp+micrologix+1200Apostila+de+programação+ladder+ +clp+micrologix+1200
Apostila+de+programação+ladder+ +clp+micrologix+1200
 
Sintetizador de freqüências a partir de um PLL
Sintetizador de freqüências a partir de um PLLSintetizador de freqüências a partir de um PLL
Sintetizador de freqüências a partir de um PLL
 
Prática_3_Circuitos elétricos^.docx.pdf
Prática_3_Circuitos elétricos^.docx.pdfPrática_3_Circuitos elétricos^.docx.pdf
Prática_3_Circuitos elétricos^.docx.pdf
 
Projeto de um PLL ( Phase Locked Loop )
Projeto de um PLL ( Phase Locked Loop )Projeto de um PLL ( Phase Locked Loop )
Projeto de um PLL ( Phase Locked Loop )
 
Aula1 mba fiap_2018_redes_neurais
Aula1 mba fiap_2018_redes_neuraisAula1 mba fiap_2018_redes_neurais
Aula1 mba fiap_2018_redes_neurais
 
Filtro pb
Filtro pbFiltro pb
Filtro pb
 
Desenvolvimento análise de sistemas lineares
Desenvolvimento análise de sistemas linearesDesenvolvimento análise de sistemas lineares
Desenvolvimento análise de sistemas lineares
 
26-aula26.pdf
26-aula26.pdf26-aula26.pdf
26-aula26.pdf
 

Aula 3. Electr. Digit..pptx para aprender como funciona os códigos

  • 1. INSTITUTO SUPERIOR DE GESTAO DE CIENCIAS E TECNOLOGIAS ELECTRÓNICA DIGITAL AULA-3 Docente: Eng. Sérgio Sambo, MSc
  • 2. Projectando Circuitos Lógicos Passos para o projecto completo de um circuito lógico: a) Montar a tabela-verdade: b) Analisar a saída: • Quando qualquer entrada de uma porta OR for “1” então a saída será “1”. Então podemos deduzir que a saída x é uma operação OR de todos os casos em que a saída x é “1”. Cada caso corresponde a uma operação lógica AND com todas as variáveis de entrada.
  • 3. c) Simplificar a expressão lógica obtida: A expressão pode ser reduzida a um número menor de termos se aplicarmos os teoremas booleanos e de DeMorgan. d) Implementar o circuito através da expressão lógico:
  • 4. Simplificação de circuitos lógicos usando o Diagrama de Veitch-Karnaugh  Os Diagrama de Veitch-Karnaugh Permitem a simplificação de expressões lógicas com 2, 3, 4, 5 ou mais variáveis. No diagrama só são permitidos agrupamentos de 1, 2, 4, 8, 16, 32, 64, etc, isto é, potências de 2. Exemplos:
  • 5. Exemplos de agrupamentos equivalentes internos e ao redor para Mapas de Karnaugh de 2 variáveis:
  • 6. Exemplos de agrupamentos equivalentes internos e ao redor para Mapas de Karnaugh de 3 variáveis:
  • 7. Exemplos de agrupamentos equivalentes internos e ao redor para mapas de Karnaugh de 4 variáveis:
  • 8. Resumindo: os agrupamentos devem ser de células vizinhas ou ao redor, formando blocos de 16, 8, 4, 2, ou isolado. Sempre tentamos agrupar o máximo possível dentro destas regras e exemplos vistos. .
  • 9. Exemplo-1: 𝑆𝑒𝑗𝑎 𝑑𝑎𝑑𝑎 𝑎 𝑒𝑥𝑝𝑟𝑒𝑠𝑠ã𝑜: 𝑆 = 𝐴𝐵 + 𝐴𝐵 + 𝐴𝐵  Usando mapa de Karnaugh, simplifique-a. Expressão simplificada: S = A + B  Circuitos antes e após a simplificação:
  • 10. Exemplo-2: Seja a Tabela da Verdade: . A expressão booleana será: Simplificando a expressao pelo mapa de Karnaugh, resulta:
  • 11. Portanto, a expressão minimizada será: 𝑺 = 𝑨. 𝑩 + 𝑪 e o circuito é: .
  • 12. EXERCÍCIOS PROPOSTOS-II 1. Escreva a expressão booleana minimizada para cada Mapa de Karnaugh dado:
  • 13. . .
  • 14. 2. Faça os agrupamentos correctos para cada Mapa de Karnaugh dado e apresente os circuitos antes e depois da simplificação: .
  • 15. 3. A partir da Tabela da Verdade dada, monte o Mapa de Karnaugh, desenhe o circuito antes e depois da simplificação. Diga quantas portas foram economizadas. .