Apresentação dos microntroladores, especialmente da linha pic16f, onde o alvo foi o PIC16f628a, que é bem simples de encontrar para comprar e de programar. Apesar de trabalhar com apenas 8 bits, é o robusto o suficiente para realizar automação que requeira PWM, comparação, USART; 16 I/O; e uma série de outras vantagens.
Neste webinar serão abordadas topologias e aplicações nas quais o uso de FPGA é vantajoso em relação ao uso de processadores. Serão apresentadas comparações de designs equivalentes em FPGA e em software, apontando os cenários em que o uso de cada uma das tecnologias tem melhor performance.
Notificacao Extrajudicial - Entenda os principais pontos de atençãoThiago Lima
O texto publicado no site explora através de perguntas e respostas alguns detalhes sobre o que é uma Notificação Extrajudicial (ou intimação extrajudicial), qual sua importância, quando deve ser utilizada e o que fazer caso uma notificação judicial for recebida por você ou sua empresa.
Leia mais em: https://blconsultoriadigital.com.br/notificacao-extrajudicial/
Para mais informações, entre em contato com o escritório do BL Consultoria Digital e converse com nossos advogados.
Registro de Software - Qual a importânciaThiago Lima
Entenda a importância do por quê fazer o registro do software de sua empresa.
Leia mais em: https://blconsultoriadigital.com.br/registro-de-software/
Para mais informações, entre em contato com o escritório do BL Consultoria Digital e converse com nossos advogados.
Marco Legal das Startups - Confira a linha do tempoThiago Lima
Confira a linha do tempo para a aprovação do Marco Legal das Startups.
Para mais informações, entre em contato com o escritório do BL Consultoria Digital e converse com nossos advogados.
Exemplo de IoT: IBM Bluemix e Visual Recognition em uma placa embarcada Drago...Thiago Lima
Apresentei sobre a ferramenta Visual Recognition, do IBM Bluemix, funcionando em uma placa DragonBoard 410C, com processador Snapdragon Embedded e com um shield de camera MIPI. A apresentação aconteceu na IBM hortoloandia em 16 de agosto durante um meetup Embarcando com IoT.
Reconfigurable Model for RISC ProcessorsThiago Lima
The instruction set of a processor is embodied in the particular micro-architecture representing the processor hardware. Verifying proper operation of the instruction set for a particular processor hardware implementation requires exhaustive testing to expose unknown dependencies and other elusive design flaws. This paper presents the research and development of a flexible micro-architectural model written in SystemC for a RISC processor based upon a user defined configuration database; the RISC processor is based on an architecture assigned in course Design of Computer Systems (DCS) offered at Rochester Institute of Technology (RIT). This model will be tested by a test bench written in SystemVerilog, using randomly generated instructions, and results will be compared with various DCS student processors originally developed at the Register Transfer Level (RTL) in a Hardware Description Language (HDL) such as Verilog or VHDL. The test bench will provide stimulus such as the system clock and random instructions through a program memory attached to both the model and RTL processor. The main goal of this work is to automate verification and validation of a diverse set of processors designed in RTL by using an appropriate configuration database and comparison of all states and signals from the processor being tested and the model developed by the author. The test results will be compared and discussed.
As classes de modelagem podem ser comparadas a moldes ou
formas que definem as características e os comportamentos dos
objetos criados a partir delas. Vale traçar um paralelo com o projeto de
um automóvel. Os engenheiros definem as medidas, a quantidade de
portas, a potência do motor, a localização do estepe, dentre outras
descrições necessárias para a fabricação de um veículo
PRODUÇÃO E CONSUMO DE ENERGIA DA PRÉ-HISTÓRIA À ERA CONTEMPORÂNEA E SUA EVOLU...Faga1939
Este artigo tem por objetivo apresentar como ocorreu a evolução do consumo e da produção de energia desde a pré-história até os tempos atuais, bem como propor o futuro da energia requerido para o mundo. Da pré-história até o século XVIII predominou o uso de fontes renováveis de energia como a madeira, o vento e a energia hidráulica. Do século XVIII até a era contemporânea, os combustíveis fósseis predominaram com o carvão e o petróleo, mas seu uso chegará ao fim provavelmente a partir do século XXI para evitar a mudança climática catastrófica global resultante de sua utilização ao emitir gases do efeito estufa responsáveis pelo aquecimento global. Com o fim da era dos combustíveis fósseis virá a era das fontes renováveis de energia quando prevalecerá a utilização da energia hidrelétrica, energia solar, energia eólica, energia das marés, energia das ondas, energia geotérmica, energia da biomassa e energia do hidrogênio. Não existem dúvidas de que as atividades humanas sobre a Terra provocam alterações no meio ambiente em que vivemos. Muitos destes impactos ambientais são provenientes da geração, manuseio e uso da energia com o uso de combustíveis fósseis. A principal razão para a existência desses impactos ambientais reside no fato de que o consumo mundial de energia primária proveniente de fontes não renováveis (petróleo, carvão, gás natural e nuclear) corresponde a aproximadamente 88% do total, cabendo apenas 12% às fontes renováveis. Independentemente das várias soluções que venham a ser adotadas para eliminar ou mitigar as causas do efeito estufa, a mais importante ação é, sem dúvidas, a adoção de medidas que contribuam para a eliminação ou redução do consumo de combustíveis fósseis na produção de energia, bem como para seu uso mais eficiente nos transportes, na indústria, na agropecuária e nas cidades (residências e comércio), haja vista que o uso e a produção de energia são responsáveis por 57% dos gases de estufa emitidos pela atividade humana. Neste sentido, é imprescindível a implantação de um sistema de energia sustentável no mundo. Em um sistema de energia sustentável, a matriz energética mundial só deveria contar com fontes de energia limpa e renováveis (hidroelétrica, solar, eólica, hidrogênio, geotérmica, das marés, das ondas e biomassa), não devendo contar, portanto, com o uso dos combustíveis fósseis (petróleo, carvão e gás natural).
Este certificado confirma que Gabriel de Mattos Faustino concluiu com sucesso um curso de 42 horas de Gestão Estratégica de TI - ITIL na Escola Virtual entre 19 de fevereiro de 2014 a 20 de fevereiro de 2014.
Em um mundo cada vez mais digital, a segurança da informação tornou-se essencial para proteger dados pessoais e empresariais contra ameaças cibernéticas. Nesta apresentação, abordaremos os principais conceitos e práticas de segurança digital, incluindo o reconhecimento de ameaças comuns, como malware e phishing, e a implementação de medidas de proteção e mitigação para vazamento de senhas.
Cortex M0+ PIPELINE for data processing and branch instructions - ptbr
1. Acesso a
memória
Decodificação Execução
Fluxo normal do programa
…
Acesso a
memória
Decodificação Execução
Acesso a
memória
Decodificação ExecuçãoCiclo de Clock
Pipeline do ARM Cortex M3 e Cortex M0
Instruções de Processamento de dados
Acesso a memória: Busca a instrução na memória e a coloca no barramento de dados, disponível
para começar sua decodificação na central de decodificação e controle ( chamada de “instruction pipeline” )
Decodificação: Decifra o que a instrução solicita e prepara os sinais para a execução
Execução: A Unidade aritmética lógica ( ALU ) é utilizada para computar a solicitação contida na instrução.
Nesta fase são utilizados os registradores para operações, caso necessário.
EmbeddedReference
2. Fluxo normal do programa
…
Ciclo de Clock
Acesso a Deco
memória
dificação Execução
Acesso a Deco
memória
dificação Execução
Acesso a Deco
memória
dificação Execução
Pipeline do ARM Cortex M0+
Instruções de Processamento de dados
Acesso a memória e começo da decodificação: Busca a instrução na memória, a coloca no barramento de dados,
começa sua decodificação na central de decodificação e controle ( chamada de “instruction pipeline” ).
Fim da Decodificação e Execução: Prepara os sinais para a execução, acessa os registradores e utiliza a Unidade
aritmética lógica ( ALU ) para computar a solicitação contida na instrução.
EmbeddedReference
3. Minemônico Operandos Descrição
Flags que são
afetadas
ADCS {Rd,} Rn, Rm Add with Carry N,Z,C,V
ADD{S} {Rd,} Rn,<Rm|#imm> Add N,Z,C,V
ANDS {Rd,} Rn, Rm Bitwise AND N,Z
ASRS {Rd,} Rm,<Rs|#imm> Arithmetic Shift Right N,Z,C
BICS {Rd,} Rn, Rm Bit Clear N,Z
CMN Rn, Rm Compare Negative N,Z,C,V
CMP Rn, <Rm|#imm> Compare N,Z,C,V
EORS {Rd,} Rn, Rm Exclusive OR N,Z
LSLS {Rd,} Rn,<Rs|#imm> Logical Shift Left N,Z,C
LSRS {Rd,} Rn,<Rs|#imm> Logical Shift Right N,Z,C
MOV{S} Rd, Rm Move N,Z
MULS Rd, Rn, Rm Multiply, 32-bit result N,Z
MVNS Rd, Rm Bitwise NOT N,Z
ORRS {Rd,} Rn, Rm Logical OR N,Z
ARM Cortex M0+: Instruções de Processamento de dados
EmbeddedReference
4. Minemônico Operandos Descrição
Flags que são
afetadas
REV Rd, Rm Byte-Reverse word -
REV16 Rd, Rm
Byte-Reverse packed
halfwords
-
REVSH Rd, Rm Byte-Reverse signed halfword -
RORS {Rd,} Rn, Rs Rotate Right N,Z,C
RSBS {Rd,} Rn, #0 Reverse Subtract N,Z,C,V
SBCS {Rd,} Rn, Rm Subtract with Carry N,Z,C,V
SUB{S} {Rd,} Rn,<Rm|#imm> Subtract N,Z,C,V
SXTB Rd, Rm Sign extend byte -
SXTH Rd, Rm Sign extend halfword -
TST Rn, Rm Logical AND based test N,Z
UXTB Rd, Rm Zero extend a byte -
UXTH Rd, Rm Zero extend a halfword -
ARM Cortex M0+: Instruções de Processamento de dados
EmbeddedReference
5. Acesso a
memória
Fluxo normal do programa
Ciclo de Clock
Pipeline do ARM Cortex M3 e Cortex M0
Instruções de Branch (saltos condicionais)
Decodificação Execução
Acesso a
memória
Decodificação
Cálculo do
Endereço de
Branch
Acesso a
memória
Acesso a
memória
Acesso a
memória
Decodificação Execução
Acesso a
memória
Decodificação Execução
Instruções descartadas
I1
Resultado do cálculo: Instrução I1
Em amarelo, instrução de Branch
Em vermelho, instruções que serão descartadas
EmbeddedReference
6. Fluxo normal do programa
Ciclo de Clock
Instrução descartada
I1
Resultado do cáculo: Instrução I1
Pipeline do ARM Cortex M0+
Instruções de Branch (saltos condicionais)
…
Acesso a Deco
memória
dificação Execução
Acesso a Deco
memória
Cálculo
dificação do end.
de branch
Acesso a Deco
memória
Acesso a Deco
memória
dificação Execução
Acesso a Deco
memória
dificação Execução
Em amarelo, instrução de Branch
Em vermelho, instrução que será descartada
EmbeddedReference
7. Fluxo normal do programa
Loop1:
Decisão
Cada Instrução é executada
em um ciclo de clock nesse
exemplo
1 ciclo de espera
…
Ciclo de Clock
ARM Cortex M3 e M0: Tempo ocioso devido a um branch
ADD CMP BLE Loop1 ADD
EmbeddedReference
8. Fluxo normal do programa
Loop1:
Decisão
Cada Instrução é executada
em um ciclo de clock nesse
exemplo
1 ciclo de espera
…
Ciclo de Clock
ARM Cortex M0+: Tempo ocioso devido a um branch
ADD CMP BLE Loop1 ADD
EmbeddedReference
9. Minemônico Descrição
B{cc} Branch {conditionally}
BL Branch with Link
BLX Branch indirect with Link
BX Branch indirect
ARM Cortex M0+: Instruções de Branch
EmbeddedReference
10. ARM Cortex M0+: Instruções de Branch
EmbeddedReference
Minemônico Descrição
B{cc} Branch {conditionally}
BL Branch with Link
BLX Branch indirect with Link
BX Branch indirect