Conversores digitais e analógicos

SISTEMAS DIGITAIS E
ELETRÔNICA DIGITAL - EAD
INTERFACE COM O MUNDO
ANALÓGICO
PROFESSOR LEONARDO DA COSTA CARDOSO – ENGENHARIA

AO FINAL DA AULA O ALUNO DEVERÁ
APRESENTAR OS SEGUINTES APRENDIZADO:
• Caracterizar conversores digital-analógicos;
• Analisar conversores analógico-digitais;
• Reconhecer os princípios do processamento digital de sinais;

CONVERSORES DIGITAIS E ANALÓGICOS
• Conforme definiu Pertence Júnior (2015), a eletrônica digital clássica é
fundamentada no princípio da análise e modulação de sinais binários e discretos,
conforme pode ser visto na Figura 1a. Embora essa característica técnica seja
essencial para o projeto e desenvolvimento de circuitos digitais, as grandezas
físicas associadas à aplicação final desses circuitos (temperatura, umidade,
pressão, luminosidade, etc.) possuem características de sinais analógicos e
contínuos, conforme você pode observar na Figura 1b.

• Nesse sentido, o emprego de dispositivos conversores capazes de transformar
sinais digitais em sinais analógicos — conversores digital-analógicos (D/A) — é
muito importante, sendo o estudo da sua estrutura interna e suas topologias
básicas essencial para o seu emprego em projetos de circuitos digitais. Conforme
é apresentado no diagrama de blocos da Figura 2, a estrutura interna de um
conversor D/A pode ser dividida em dois elementos básicos: uma rede de
resistores e um circuito amplificador.

• Cada um desses elementos básicos possui uma função relevante no processo de
conversão de um sinal digital em um sinal analógico. Você verá a seguir a
descrição da função desses blocos contextualizados em um exemplo didático,
que visa converter um dado digital de quatro bits em um nível de tensão
analógico. Para o exemplo apresentado na Figura 3, foi utilizada uma tensão de
referência de 3 volts (V), que permitirá uma excursão do sinal de saída entre 0 e
3V, com passos intermediários de 0,2V, conforme você pode observar no Quadro
1.

• Fazendo uma análise mais detalhada das conexões geradas nos casos
destacados no Quadro 1, você poderá observar que os circuitos
simplificados apresentados na Figura 4 apresentam uma topologia
bastante semelhante, fazendo com que a diferença esteja no valor da
resistência entre a tensão de referência (3V) e a entrada do circuito
amplificador.

• Considere que o circuito amplificador foi baseado na topologia inversora
do amplificador operacional (AmpOp), cujo ganho de tensão (AV) é
definido pela Equação 1, em que RF é o valor da resistência de
realimentação e RX é o valor da resistência de entrada.
Considere também que o ganho de tensão (AV) em um amplificador operacional pode
ser definido pela Equação 2, que relaciona a tensão de referência (VREF) e a tensão de
saída (Vsaída) do amplificador operacional.

• Assim, pode-se definir o valor da amplitude da tensão de saída do
amplificador, isto é, do conversor D/A, utilizando a relação apresentada
na Equação 3:
Ou, ainda, substituindo a Equação 1 na Equação 3, obtendo a simplificada Equação 4.
Observe que, em função da topologia inversora adotada para o amplificador
operacional, a tensão de saída do conversor D/A possui uma tensão negativa. Essa
inversão de fase pode ser corrigida com um novo circuito inversor com ganho de
tensão unitário (que não foi adotado neste exemplo).

Essa análise de dados com apenas um bit em nível lógico alto (1) é relevante para o
entendimento das relações entre os blocos básicos de um conversor D/A e permite o
avanço para uma análise genérica que contemple todos os dados digitais de entrada
possíveis para esse circuito.
Se você considerar um dado digital de entrada qualquer (D3, D2, D1 e D0), poderá
utilizar as mesmas relações para a determinação da tensão de saída (Vsaída)
apresentadas nas equações anteriores, apenas substituindo o valor da resistência do
resistor de entrada (RX) pela resistência equivalente paralela (Req) de todos os dígitos
que estiverem em nível lógico alto.
Por exemplo, se o dado digital de entrada for “1101”, a resistência equivalente
paralela (Req) deverá considerar os resistores relacionados aos dígitos D3, D2 e D0,
conforme apresentado na Equação 5.

• Sendo assim, a amplitude de tensão obtida na saída do conversor D/A
será da ordem de 2,6V (em módulo), conforme você pode observar na
dedução da Equação 6:
Embora o circuito apresentado na Figura 3 atenda a necessidade básica de conversão
de um sinal digital de 4 bits em um sinal analógico, alguns pontos relevantes devem
ser observados sobre a topologia da rede de resistores utilizada. Em especial se você
precisar ou desejar aumentar o número de bits de entrada, para fazer com que o
passo entre valores seja menor do que 0,2V.
Observe que, para cada dígito de dado de entrada, existe a necessidade de um
resistor, cujo valor está relacionado com a metade da resistência do resistor do bit
anterior (análise do bit menos significativo para o mais significativo). Essa relação
entre os valores das resistências dos resistores, que é fundamental para garantir a
ponderação dos níveis de tensão e corrente na entrada do circuito amplificador, torna-
se bastante difícil quando você aumenta o número de bits de dado de entrada (maior
do que 4 bits), já que exige o emprego de uma grande faixa de resistências, o que

CONVERSORES DIGITAIS E ANALÓGICOS -
REDE R-2R
Considerando essa limitação de implementação prática na rede de resistores,
apresentada na seção anterior, outra topologia de rede de resistores chamada R-2R
pode ser utilizada. Segundo Tokheim (2013), embora a topologia R-2R apresente
uma desvantagem inicial, por exigir um número maior de resistores, o emprego
dessa abordagem necessita de apenas dois valores de resistência para os
resistores, o que torna a sua implementação muito mais viável tecnicamente.
A Figura 5 apresenta um conversor D/A cuja rede de resistores foi implementada
utilizando uma topologia R-2R. Como você pode observar, esse circuito possui 4
bits de dado de entrada digital (D3, D2, D1 e D0) e uma tensão de referência de
3,75V (VREF).

REDE R-2R

REDE R-2R
A análise desse circuito pode ser realizada por diversas abordagens. Entretanto,
considerando a ênfase deste capítulo e buscando focar o comportamento funcional
do circuito, será apresentada uma análise simplificada do conversor D/A descrita
por Boylestad e Nashelsky (2004), em que a tensão de saída do conversor (Vsaída)
pode ser calculada em função da Equação 7, onde N é o número de bits do dado de
entrada do conversor e D é o dado apresentado na entrada do conversor (em
decimal).

Igualmente importantes para realizar a interface de circuitos digitais com o mundo
analógico, os conversores analógico-digitais (A/D) são circuitos cujo funcionamento
básico é destinado a transformar um sinal com característica analógica e contínua em um
dado digital e discreto, conforme pode ser observado no exemplo do Quadro 2.

A Figura 7 apresenta o diagrama de blocos da estrutura básica de um conversor A/D
genérico descrito por Tokheim (2013), em que uma entrada analógica com excursão de 0
a 3V pode ser convertida em uma saída digital de quatro bits.

Observe que o diagrama de blocos da estrutura básica do conversor A/D da Figura 7
possui diversos elementos, dentre eles um conversor D/A interno.
Uma boa parte dos conversores A/D utiliza uma solução técnica baseada na
necessidade de um conversor D/A interno. Isso justifica o estudo prévio do
conversor D/A para o bom entendimento desta seção.
O fluxo de conversão de um sinal analógico em dado digital, descrito por Pertence
Júnior (2015), será apresentado a seguir, sendo as condições iniciais e o
sequenciamento de passos importantes para o entendimento funcional do
dispositivo.

Considere que na entrada analógica do conversor é
aplicada uma tensão cujo valor está entre 0 e 3V.
Essa tensão é aplicada no terminal A do bloco
comparador de tensão.
Na entrada clock da porta lógica AND existe um
sinal de onda quadrada, cíclico e ininterrupto.
A saída da porta lógica AND será igual ao sinal da
entrada clock enquanto o sinal X (também entrada
da porta lógica) estiver em nível lógico alto (1).
O bloco/contador realizará uma contagem
progressiva, com incremento unitário de “0000” a
“1111”, enquanto o sinal de clock se propagar
através da porta lógica AND.
Os sinais internos D, C, B e A, saídas do contador,
serão os dados de entrada para o conversor D/A
interno, cuja saída (tensão de realimentação–rampa)
deverá excursionar 0 e 3V (mesma excursão do sinal
de entrada analógica do conversor A/D).

O sinal de tensão de realimentação entrará no
terminal B do comparador de tensão.
O comparador de tensão gerará na sua saída
(ponto X do circuito) um nível lógico alto (1),
enquanto a tensão no seu terminal A for maior do
que o nível de tensão no seu terminal B.
O comparador de tensão gerará na sua saída
(ponto X do circuito) um nível lógico baixo (0),
enquanto a tensão no seu terminal A for menor e/ou
igual ao nível de tensão no seu terminal B.
Considerando as informações comportamentais apresentadas, verifica-se que,
quando o nível de tensão no terminal B do comparador for igual (ou levemente
superior) ao nível de tensão aplicada na entrada do conversor A/D no terminal A,
o ponto X do circuito será levado a um nível lógico baixo (0), provocando a
interrupção da propagação do sinal de clock para o contador via porta AND. Sem
a presença de um sinal de clock, o bloco contador não mais realizará a contagem
progressiva, ficando com os sinais D3, D2, D1 e D0 estáticos e finalizando,
assim, a conversão. O dado apresentado nas saídas D3, D2, D1 e D0 será o sinal
analógico de entrada convertido para um dado digital de 4 bits.

Os conversores A/D baseados em contadores progressivos com incremento unitários,
apresentados na seção anterior, são bastante simples de serem projetados e
implementados. Entretanto, seu funcionamento possui uma característica que pode ser
inconveniente em aplicações com restrições no tempo de conversão do sinal analógico
para o dado digital. Isso se deve ao fato de o tempo de conversão não ser igual para
todas as amplitudes de entrada do conversor. Isto é, quanto maior for a amplitude do
sinal de entrada analógico, maior o número de ciclos de clock necessários para o
contador e, consequentemente, o conversor D/A
interno atingirem a amplitude tensão de entrada e finalizarem a conversão.
Conforme define Pertence Júnior (2015), na busca por tempos de conversão menores e
constantes para aplicações mais críticas, o conversor A/D, baseado em aproximações
sucessivas, torna-se uma opção bastante atrativa. A Figura 8 apresenta o diagrama de
blocos desse tipo de conversor, em que é possível observar uma semelhança funcional
bastante grande com o circuito apresentado anteriormente na Figura 7. Isso porque
ambos os conversores possuem um circuito realimentado baseado na comparação entre
o sinal analógico de entrada e o sinal gerado pelo conversor D/A interno.
Aproximação sucessiva

Pertence Júnior (2015) também define que a diferença que torna esse circuito mais
atraente, sob a perspectiva do tempo de conversão, está no fato de que o processo é
realizado por meio de uma busca não exaustiva, conforme será apresentado nos passos
a seguir.
Considere que na entrada analógica do conversor A/D,
cuja tensão de referência é igual a VREF, aplica-se um sinal
cuja excursão deve ser entre 0 e VREF. Este é o sinal (VEAN)
que se deseja converter para um dado digital de 8 bits (D7
a D0).
O registrador de aproximação sucessiva recebe um sinal
de reset; isto é, todos os oito dígitos de saída (D7 a D0) são
forçados para um nível lógico baixo (0). Como a entrada do
conversor D/A interno é nula, o sinal de realimentação
(VINT) também é nulo nesse instante.
O bit D7 do registrador de aproximação sucessiva é
forçado, então, para um nível lógico alto (1), enquanto os
demais bits permanecem em nível lógico baixo (0).
Considere que os sinais digitais (D7 a D0) do registrador
de aproximação sucessiva estão conectados diretamente ao
conversor D/A interno. Considere também que somente o
bit D7 está em um nível lógico alto (1); assim, é gerada
uma tensão de realimentação (VINT), cuja amplitude é igual

A saída do comparador está conectada ao sinal de entrada “Sobra/falta” do
registrador de aproximação sucessiva. Quando esse sinal está em nível
lógico baixo (0), significa que a tensão da realimentação (VINT) é maior do
que a tensão de entrada (VEAN) do conversor A/D. Isto é, o bit D 7 deve ser
forçado para um nível lógico baixo (0), e o mesmo teste
será realizado bit a bit, até o bit D0, considerando sempre os bits em nível
lógico alto para a geração da tensão de realimentação (VINT), que será
comparada com a tensão de entrada (VEAN).
Em contrapartida, quando o sinal de entrada “Sobra/falta” do registrador
de aproximação sucessiva está em nível lógico alto (1), significa que a
tensão de realimentação (VINT) é menor do que a tensão de entrada do
conversor A/D, e, consequentemente, o bit D7deve ser mantido em nível
lógico alto (1). O mesmo teste será realizado bit a bit, até o bit D0,
considerando sempre os bits em nível lógico alto para a geração da tensão
da realimentação (VINT), que será comparada com a tensão de entrada
(VEAN).
Quando o último bit (D0) for analisado, nove ciclos de clock após o início,
o sinal “fim de conversão”, que antes estava em nível lógico alto, é forçado
para nível lógico baixo, e o dado de saída está pronto para ser lido nos

No sentido de exemplificar o processo de busca por aproximação sucessiva, considere a
conversão de uma tensão de 7,15V (VEAN) para um dado digital de 8 bits, utilizando um
conversor A/D com tensão de referência (VREF) de 16V. O Quadro 3 apresenta o processo
de conversão considerando o dígito sob
análise (bit), o cálculo para a obtenção da amplitude da tensão de realimentação (VINT), o
estado do sinal “Sobra/Falta” e a composição do dado de saída (D7...D0) que, após a
conversão, será igual ao dado 01110010”.
Cabe ressaltar que, embora o processo de conversão utilizando esse método possua um
erro, já que a tensão de entrada (VEAN) é igual a 7,150V e o valor da tensão de
realimentação (VINT) obtida tem amplitude igual a 7,125V, esse método se torna muito
mais eficiente por utilizar nove ciclos de clock para todo o processo de conversão do dado
analógico para o dado digital.

Especificação de conversores
O mercado de dispositivos eletrônicos possui uma enorme variedade de conversores
A/D e D/A, cujas características físicas, estruturais, comportamentais e econômicas
podem variar sensivelmente. O desenvolvimento de projetos que processem sinais
digitais, por sua vez, exige do desenvolvedor o entendimento dessas características
para a escolha do dispositivo que melhor se adeque à aplicação final, seja sob a
perspectiva técnica e/ou econômica.
Nesta seção, abordaremos as principais características dos conversores, de forma
que você, quando necessário, possa decidir qual dispositivo comercial é mais
adequado ao seu projeto de processamento de sinais.

Resolução
O conceito de resolução de um conversor D/A, segundo Ronald Tocci (2011), está
associado a menor variação possível na saída do conversor, quando a entrada de
dado digital sofre a variação de um bit, isto é, quando existe a variação do seu bit
menos signifi cativo. Por exemplo, o conversor D/A apresentado no Quadro 1 possui
uma resolução de 0,2V, já que o incremento do dado digital de entrada de “0000”
para “0001” provoca uma variação com amplitude de 0,2V.
O cálculo do valor da resolução de um conversor D/A pode ser obtido por meio da
Equação 11, em que VFEé a tensão de fundo de escala e N é o número de bits do
dado de entrada.
Você pode observar na Equação 11 que o tamanho da resolução está
matematicamente inversamente proporcional ao número de bits de um conversor.
Isto é, quanto maior o número de bits, menor será a amplitude da resolução do
conversor D/A.

Resolução
Observe o exemplo numérico apresentado no Quadro 4, em que são comparados
dois conversores com fundo de escala de 16V, mas com palavras binárias distintas.
Observe que a resolução do conversor com 12 bits possui um passo 16 vezes menor
do que o conversor de 8 bits; isto é, o conversor de 12 bits pode gerar sinais com
uma granularidade maior do que o de 8 bits.
Como a tensão de fundo de escala (VFE) é um elemento importante para o cálculo
numérico da resolução, mas esse parâmetro tende a mudar de uma aplicação para
outra, em geral, os fabricantes de dispositivos conversores apresentam para os
usuários o número de bits ou a resolução percentual em seus datasheets. A
Equação 12 apresenta uma forma matemática de obtenção da resolução
percentual.

Erro de fundo de escala
Se você comparar diversos datasheets, de diversos fabricantes de conversores D/A,
provavelmente não encontrará um padrão na apresentação dos dados técnicos desses
dispositivos. Em relação à precisão desses dispositivos isso não é diferente, já que esta
pode ser obtida por diversas abordagens.
Nesse contexto, o erro de fundo de escala (EFE %), de acordo com a definição de Ronald
Tocci (2011), é o desvio máximo entre a amplitude de tensão esperada e lida na saída do
conversor. Por exemplo, se um conversor D/A, cuja tensão de fundo de escala é de 5V
(VFE), apresenta um erro de fundo de escala
de ± 0,01%, isso significa que a saída do conversor pode ter uma diferença de ± 0,5mV
entre o esperado e o lido (para mais ou para menos).

Erro do offset
Um conversor D/A ideal tende a ter uma tensão nula na sua saída analógica quando
todos os seus bits da entrada digital estão em nível lógico baixo (0). Em circuitos reais,
esse comportamento nem sempre é verdadeiro, pois existe um nível de tensão presente
na saída nessas condições. Essa tensão, cujo nome é tensão de off set, tende a estar
presente para todas as possíveis combinações de entrada do circuito conversor, gerando,
assim, um erro constante, chamado erro de off set, segundo Ronald Tocci (2011). O
Quadro 5 apresenta a comparação entre o nível de tensão esperado e o nível real lido na
saída de um conversor D/A. Observe que existe um erro de off set de 2mV entre o valor
lido e o real.
Em geral, os conversores têm um sinal para ajuste e remoção do erro off set.

Tempo de estabilização
Quando um conversor D/A está com todos os seus bits de dado de entrada em nível
lógico baixo (0), e esses mesmos bits são alterados para nível lógico alto (1), a saída do
conversor tende a gerar um sinal analógico com uma forma de onda de um degrau. Isto
é, o sinal de saída terá uma transição de amplitude que vai variar idealmente entre zero
volts e a tensão de fundo de escala (VFE) do conversor.
A medida de tempo entre a alteração de todos os dados de entrada, de 0 para 1, e o sinal
de saída analógico se estabilizar a uma amplitude igual à tensão de fundo de escala (VFE),
subtraída da metade da tensão de resolução, é chamada de tempo de estabilização,
conforme define Ronald Tocci (2011).
Esses tempos tendem a ser pequenos (ordem de nano a microssegundos) e devem ser
comparados com o período médio de operação (ou a frequência) dos dados de entrada do
conversor. Essa medida comparativa visa a garantir que o conversor consiga estabilizar a
sua saída analógica, em um nível de tensão coerente, antes que a entrada de dados
digitais seja novamente atualizada com um novo dado válido.

Monotonicidade
Considere o cenário de um conversor D/A submetido a uma entrada digital de N bits, que
é incrementada unitariamente de zero até a palavra de dado fundo de escala, em que
todos os N bits são de nível lógico baixo. A saída analógica esperada de um conversor
monotônico, conforme definiu Horowitz e Hill
(2017), é uma forma de onda com a característica de uma rampa, a exemplo da Figura
9a, em que a cada incremento unitário de entrada digital, a saída analógica também é
incrementada de um degrau proporcional à resolução do conversor. Isto é, a rampa não
possuirá um degrau para baixo. Caso o conversor
D/A possua um comportamento semelhante à rampa apresentada na Figura 9b, em que
existem degraus descendentes, esse conversor será definido como não monotônico.

Erro de quantização
Conforme você viu anteriormente, boa parte dos conversores A/D possuem na sua
estrutura interna um conversor D/A, cuja resolução é definida pela relação entre a tensão
de fundo de escala (VFE) e o número de bits desse conversor D/A interno (N). Por conta
dessa resolução do conversor interno, pode existir
uma diferença entre o valor da tensão analógica de entrada e a tensão de realimentação
do conversor D/A interno, conforme pode ser visto no exemplo da Figura 10. Essa
diferença de tensão é chamada erro de quantização, cuja consequência é, dependendo da
resolução do conversor, gerar a mesma saída
digital para amplitudes de tensão de entrada próximas.

Frequência de amostragem
Conforme Harry Nyquist provou nos seus estudos no início do século XX, um sinal deve ser
amostrado com uma taxa mínima equivalente ao dobro da frequência do sinal de entrada,
para que nenhuma informação útil do
sinal seja perdida. Nesse sentido, a escolha do conversor adequado para a sua aplicação
deve ser realizada considerando sempre a componente de maior frequência do sinal de
entrada. Para saber qual é a frequência máxima de operação de um conversor,
recomendamos fortemente a consulta ao datasheet do dispositivo.

Conversores digitais e analógicos

Recomendados

Recomendados

Mais conteúdo relacionado

Semelhante a Conversores digitais e analógicos

Semelhante a Conversores digitais e analógicos (20)

Último

Último (7)

Conversores digitais e analógicos