Este documento apresenta uma lista de 53 questões sobre organização de computadores divididas em duas seções. A primeira seção contém questões sobre arquitetura de computadores, hierarquia de memória, barramentos, processadores e memórias. A segunda seção lista exercícios complementares de livros texto sobre o tema.

1. Lista de Exercícios
Organização de Computadores 1
Prof. Luiz Gustavo Almeida Martins
Questões:
1. Defina arquitetura e organização de computadores. Exemplifique estes conceitos.
2. Qual o objetivo de abstrair o computador em uma estrutura hierárquica com multi-níveis?
Fundamente sua resposta tanto na parte física (HW) quanto lógica (SW).
3. Apresente e descreva os níveis de abstração propostos pelo livro do Tanenbaum.
4. Durante a concepção de um computador, o projetista deve focar nas características
funcionais e estruturais de cada nível. Apresente e descreva os elementos funcionais e
estruturais essenciais de um computador. Se possível, relacione-os.
5. O que é a Lei de Moore? Qual seu impacto sobre os tipos de computadores e sobre os
processadores e a memória?
6. Quais são os tipos de computadores disponíveis atualmente? Descreva-os sucintamente.
7. Descreva os conceitos básicos da arquitetura de von-Neumann. Apresente outros exemplos
de arquitetura (pelo menos 3), indicando sua diferença para a arquitetura de von-Neumann.
8. Apresente e descreva os principais componentes da arquitetura de von-Neumann existente
nos computadores atuais.
9. O que é o gargalo de von-Neumann? Como ele é influenciado pela Lei de Moore?
10. Quais são as técnicas empregadas para o balanceamento de desempenho entre
processador e memória? E entre processador e sistema de E/S?
11. Quais são os componentes principais da CPU? Descreva a participação de cada um deles
no funcionamento da CPU.
12. O que é um ciclo de instrução? Quais são suas etapas e atividades previstas em cada?
13. Considerando o caminho de dados apresentado, mostre o fluxo de execução das
operações:
MOV AX,”10”
MOV BX,”35”
ADD AX,BX
14. Descreva os tipos de registradores existentes na CPU. Exemplifique-os com os registradores PC,
IR, AC, DX, MAR e MBR.
15. Quem e como é feito o controle da execução das instruções pela CPU (etapas)?
16. Quais os prós e contras da decodificação de instruções feita diretamente por HW (hardwired
control) ou por SW (microprogramação)?
17. Considere uma máquina hipotética com instruções de 16 bits (4 bits para opcode e 12 bits
para endereço), responda:
a. Qual a capacidade de endereçamento de cada instrução?
b. Sendo a memória formada por células de 16 bits, qual a capacidade de
armazenamento da memória?
c. Dado o subconjunto de opcode e a configuração de memória abaixo:
0001 – Leitura da memória para o registrador AC.
0010 – Gravação na memória a partir do registrador AC.

2. 0011 – Adição do conteúdo da memória em AC.
0100 – Subtração do conteúdo da memória de AC.
Endereço Memória
100 1301
101 3303
102 4302
103 2301
... ...
301 0005
302 0004
303 0002
Descreva as operações desempenhadas pela UC, ULA e os respectivos registradores
envolvidos na execução do trecho de programa armazenado entre os endereços 100 e
103.
18. Qual é o objetivo do uso de interrupções? O que muda no ciclo de instruções básico para o
tratamento de uma interrupção? Descreva as atividades necessárias em um ciclo de
interrupção.
19. Como a CPU pode lidar com várias interrupções? Descreva o funcionamento básico de cada
alternativa dada.
20. Descreva com suas palavras o que é um barramento. Indique e explique a função das suas
principais vias.
21. Descreva a participação dos componentes ativo e passivo em uma transação de leitura pelo
barramento. O que muda para uma transação de escrita?
22. Descreva os tipos de barramentos que podem existir entre a CPU, a memória principal e o
sistema de E/S.
23. Apresente e discuta sobre os aspectos relevantes em um projeto de barramento. Esta
discussão deve estar embasada no desempenho e custo do barramento.
24. Descreva como é feita uma operação de leitura de dados em um barramento síncrono e em
um barramento assíncrono.
25. Como funciona a codificação BCD? Exemplifique esta codificação para o número 5347.
Qual a desvantagem desta abordagem em relação ao sistema binário tradicional?
26. Qual é a unidade natural de organização da memória? Por quê?
27. Defina e categorize cada uma das seguintes características de um sistema de memória:
a. Capacidade
b. Unidade de transferência
c. Tipo físico
d. Persistência
e. Alterabilidade
f. Localização
28. Defina o que é organização de uma memória.
29. Explique cada um dos métodos de acesso utilizados nos sistemas de memória. Dê um
exemplo de memória que usa cada método de acesso.
30. Quais são os parâmetros utilizados no cálculo de desempenho de uma memória? Explique-os.
31. O que é uma memória RAM? Quais são suas características físicas? Quais são os tipos de
memória RAM existentes? Explique cada um deles, ressaltando suas diferenças.
32. Apresente e explique cada tipo de memória não-volátil, mostrando as características que as
diferenciam.
33. Dado que um sistema de memória DRAM tem um tempo de acesso médio de 60 ns e um
tempo necessário para as operações adicionais da memória entre os acessos de 15 ns, e
considerando que a cada acesso são transferidos 32 bits. Qual é a velocidade de
transferência desta memória?
34. O que é uma hierarquia de memória? Qual o seu objetivo e idéia básica? Apresente um
diagrama de níveis hierárquicos com os principais tipos de memória presentes em um

3. computador, descrevendo as mudanças que ocorrem ao se descer na hierarquia. Qual
dessas mudanças é a chave do sucesso da hierarquia?
35. Quais são os princípios básicos que garantem o funcionamento da hierarquia de memória?
Explique cada um deles.
36. Considere um sistema de memória com 2 níveis com as seguintes características:
• Tempo de acesso médio do nível 1 (T1) = 3 ns
• Tempo de acesso médio do nível 1 (T2) = 20 ns
• Custo médio/bit do nível 2 (C1) = $ 50,00
• Custo médio/bit do nível 2 (C2) = $ 0,80
Responda:
a. Qual deve ser a taxa de acerto e falha do nível 1 para garantir um tempo de acesso
médio do sistema (Ts) de 7,25 ns?
b. Dado que o tamanho do nível 1 não pode ser maior que 1/8 do tamanho do nível 2,
qual será o maior valor possível para o custo médio/bit do sistema (Cs)?
37. Qual a vantagem em acessar uma posição da memória DRAM através de linhas de sinais
horizontais (linha) e verticais (coluna), utilizando vias de endereço multiplexadas? Se o
barramento de endereço possui 10 linhas multiplexadas, qual é o tamanho da pastilha DRAM
com 1 bit por posição? E se as linhas de endereçamento não forem multiplexadas?
38. Como é o funcionamento básico de uma lógica para detecção e correção de erro nos
dados armazenados na memória?
39. Qual a quantidade e posicionamento dos bits de verificação necessários para a detecção e
correção de 1 erro pelo código de Hamming (SEC) para uma palavra de 16 bits? Qual a
mudança nesta quantidade para que o algoritmo detecte 2 erros e corrija apenas 1 (SEC-
DEC)?
40. Qual é o código de verificação gerado pelo código de Hamming SEC sobre a palavra
10110100? Qual o código gerado na recuperação se ocorresse um erro no 5º bit da palavra
(10100100)?
41. O que é a memória cache? Quais são seu objetivo e a idéia básica de seu funcionamento?
42. Como a cachê se comunica com a CPU e a memória principal? Por que são usadas estas
formas de comunicação? Mostre o funcionamento básico de 2 operações de busca de
dados pela CPU, uma com acerto e outra com falha na cache.
43. Considere uma memória cache com 4 palavras de 32 bits por linha. Considere também que
esta memória cache tem 512 KB e a memória principal tenha 4 GB.
a. Qual a quantidade de linhas na memória cache?
b. Qual a quantidade de blocos existentes na memória principal?
44. Quais as vantagens de se empregar uma cache da arquitetura de Harvard ou uma cache
unificada?
45. Quais são as influências do tamanho da cache e do tamanho da linha de cache sobre o
projeto da memória cache? Explane sobre os valores ideais para estes aspectos de projeto.
46. Qual é a influência da função de mapeamento no projeto da cache? Explique cada uma
das técnicas de mapeamento que podem ser utilizadas, apresentando as vantagens e
desvantagens, se existente.
47. Considere uma memória principal de 1 GB (16 bits/célula) e uma cache de 256 KB.
a. Qual o tamanho (em bits) do endereço enviado pela CPU?
b. Dado que a cache é composta por 64 linhas com 4 palavras por linha, qual é o
tamanho de cada campo de endereço para o mapeamento direto?
c. Considere agora que as 64 linhas descritas acima sejam arranjadas em 16 conjuntos.
Qual é o tamanho de cada campo da linha de endereço ?
48. Para que serve um algoritmo de substituição? Qual sua associação com as funções de
mapeamento? Indique as 4 técnicas mais utilizadas, explicando a idéia de cada uma e
apresentando uma possibilidade de implementação para um mapeamento associativo por
conjunto de 2 linhas.
49. Qual a função da política de atualização? Quais as diferenças e a influência das funções de
escrita direta e escrita retroativa sobre o sistema de memória? Como estas políticas são
implementadas em sistemas multiprocessados?

4. 50. Como é organizado/dividido os dados dentro de um disco magnético? Por que existem
espaços entre estas divisões?
51. Quais são os fatores que afetam o tempo de operação de E/S em disco? Explique aqueles
associados diretamente com a busca da informação nas divisões do dispositivo.
52. Considere um disco com tempo de busca estimado de 20 ms e uma velocidade de rotação
de 5400 RPM.
a. Calcule o atraso rotacional médio.
b. Calcule o tempo total de acesso médio para ler 18 KB em um disco com 10 trilhas, 48
setores/trilha e 512 bytes/setor.
c. Por que o uso do tempo total de acesso médio não é muito confiável?
53. Considerando os tipos de RAID:
a. Diferencie o RAID 0 do RAID 1.
b. Diferencie o RAID 2 do RAID 3.
c. Diferencie o RAID 4 do RAID 4.
d. Diferencie o RAID 4 do RAID 5.
e. Diferencie o RAID 5 do RAID 6.
Questões complementares:
1. Listas de exercícios recomendados do livro do Tanenbaum:
• Questões 8, 11, 12 e 25 do capítulo 2.
2. Listas de exercícios recomendados do livro do stallings:
• Questões 2.2 do capítulo 2.
• Questões 3.1, 3.2, 3.4, 3.6 e 3.7 do capítulo 3.
• Questões 4.2, 4.4, 4.5, 4.6, 4.7, 4.8, 4.10, 4.13, 4.17, 4.20 e 4.21 do capítulo 4.
• Questões 5.1, 5.2 e 5.3 do capítulo 5.