SlideShare uma empresa Scribd logo
1 de 24
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
14 de Maio de 2.019
LUIZ CARLOS ORSONI
Detalhes ‘internos’ da z14
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
Abstract + Agenda
Esta Palestra procurará mostrar alguns dos
“detalhes internos” dos Cores da z14, tais como:
 Fetch,
 Parsing,
 Decode,
 Grouping e
 Issue ‘Out of Order’ das Instruções às várias
 Execution Units, terminando por suas
 Retiradas ‘In Order’ nas Completion Queues,
apoiando-se nos Manuais:
 z14 Technical Guide e no
 z14 Journal of Research and Development.
Como sempre, convidamos a Otimizar Códigos.
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
1 = Caveats
IBM J. RES. & DEV.
VOL. 62 NO. 2/3
PAPER 8
MARCH/MAY 2018
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
2 = PU Chip com 10 Cores [DecaCore] + SC
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
2 = Comparando PU da z13 com z14
L2DL2I
XU +
TLB2
LSU
L1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
Vector
DecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB
I
D
U
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
3 = ‘Selfie’ da PU (Core) da z14!
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB IDU
VBU
C
O
P
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = L2D + L1D = Data Caches
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB
ID
U
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
L2D= 4M
L1D=128K
L3 envia
ou recebe
32 bytes
por Ciclo
para/do
L2D
L2D envia
ou recebe
64 bytes
por Ciclo
para/do
L1D
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = L2I + L1I = Instruction Caches
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB
ID
U
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
L2I= 2M
L1I=128K
L3 envia
32 bytes
por Ciclo
para o L2I
L2I envia
64 bytes
por Ciclo
para o L1I
Conferir
com o
CPUMF o
rendimento
dos
Caches!
Embora sejam Dados,
os conteúdos das
Region, Segment e
Page Tables, bem
como Dicionários de
Compressão e Tabelas
de Criptografia, suas
Lines vão para os
Caches L2I e L1I
uma vez que não são
alteradas!!!
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = XU = Translation Unit
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB
ID
U
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
Não há
mais
TLB1
junto de
cada
Cache de
Nível 1: o
seu
conteúdo
é colocado
no próprio
Diretório,
que é a
ASCE, o
Endereço
da Region
ou
Segment
Table,
para o
DAT.
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = ICM + IFB = Fetch & Branch + VBU
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB
ID
U
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
Observar o
aumento
(33%) no
número de
Branches
‘lembrados’
(via as
Estatísticas
da VBU) e
são
previstos
até 9
Branches
por Ciclo
(na z13
eram 13:
12 Not
Taken e 1
Taken).
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = IDU = Decodification Unit
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB IDU
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
Através do
Instruction
Cache and
Merge, a
Iinstruction
Fetch and
Branch
Unit
recebe 32
bytes por
ciclo, o
que dá
origem a 2
Grupos
de 3
Instruções
por Ciclo.
A IDU
‘entrega’ 6
Instruções
por Ciclo.
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = ISU = Sequencing Unit + Queues
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB IDU
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
A ISU
recebe da
IDU até 6
Instruções
por Ciclo,
faz o
Register
Renaming,
detecta
dependência
agrupa e
coloca numa
Fila de até
72
Instruções,
de onde
pode enviar
até 10, às
Execution
Units OoO!
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = LSU = Load & Store Units
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB IDU
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
Além de
executar
as
Instruções
de
Movimento
de Dados
(Loads e
Stores), a
LSU
Carrega e
Armazena
todos os
Operandos
de
Memória.
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = FXU = Fixed Point Units
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB IDU
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
Quase
sempre o
“gargalo”, a
z14 tem 2
FXUs para
Instruções
que não
alterem
Registrador
Geral
(Compare,
Store, etc.)
e mais 2
FXUs para
Instruções
que alteram
(Load, Add,
etc.).
Instruções de Branch RX, por
usarem Reg.Geral, demandam
FXUs, os Jumps Relativos não!
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = VFU = VECTOR + Floating Point Units
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB IDU
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
Dentro da
VFU foram
colocadas,
além das
Execution
Units de
Vector,
também as
de Floating
Point,
Decimal
Packed,
String,
Divisão e
Multiplicação
como
mostrado em
Slide mais
adiante.
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = COP + PC + TP
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB IDU
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
O Co-
Processador
executa as
Instruções de
Criptografia e
Compressão
de Dados.
Fica próximo
ao L1I pela
demanda por
Lines de
Tabelas e
Dicionários.
PC=Core
Pervasive,
coleta Erros
e faz
Instrumenta-
ção, TP=?.
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
4 = RU + Completion Queue
L2DL2I
XU + TLB2
LSUL1D
ICM
L1I
PC + TP
BTB + BHT
+ PHT + . . .
IFU
RU
ISU
VFU
VectorDecPk
FltPnt
FXU
Q
U
E
U
E
S
IFB IDU
VBU
C
O
P
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
LEGENDA: VERMELHO Dados
VERDE Instruções
CIAN Intermediários
AMARELO Execution Units
BRANCO Auxiliares
Recovery
Unit coleta
eventuais
Erros de
HardWare,
monitora
eventual
Recupera-
ção e
mantém o
Estado de
todo o
Sistema.
Das até 10
Instruções
enviadas
OoO pela
ISU, até 10
podem
terminar,
por Ciclo.
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
5 = Quantas Execution Units existem?
Cada Processor Unit, ou
Core, é Super Escalar e
Out-of-Order, tendo as
seguintes Execution Units:
2xFXa, 2xFXb, 2xLSU,
2xVBU e 2xVFU e cada
VFU tem nove Execution
Units ‘dentro’ dela: 2xBFU,
DFU, DFx, FPd, VXx, VXs,
VXp e VXm, um total of 26
execution units por core.
DFU
DFU
BFU
BFU
DIV
DIV
REG
REGREG
REG
DFX
DFX
Vect
FXU
Vect
FXU
STRING
STRING
permute
BFU
BFU
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
5 = Contando nas PipeLines
Cada linha horizontal Azul=LSU, FXU, BFU, DFU, SIMD é uma Pipeline!
Cada linha vertical Amarela=IDU, Ocre=ISU e Púrpura=RU também são Pipelines!
IFB=4 Estágios, ICM=3 Estág., IDU=6 Estág., ISU=3+3+4 Estág., RU=5 Estágios
Dentro
da VFU
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
5 = Kevin Shum enfatiza detalhes da VFU
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
5 = Detalhe “físico” da VFU da z13 + z14
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
6 = Extra Pauta: I E Protection
POP z14, Páginas 1-16 e 1-17
Instrução Instrução Devem vir de Bibliotecas de Programas,
serem Consistidas e, eventualmente, Executadas
Dado Dado Devem vir de Arquivos de Dados via
Métodos de Acesso e, eventualmente, Atualizados
Dado DadoInstrução CRIME? EXECUTABLE=NO na Macro IARV64
Instruções vêm de Arquivos/Rede?!?
Instruções ParmList Instruções ParmList Instruções
Pgm com MACROs
‘bagunçam’ L1I+D
I
D
E
A
L
R
E
A
L
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
6 = Conclusões:
1 = A z14 tem mais capacidade que a z13
2 = A z14 tem muitas novas Features
3 = A z14 depende da Qualidade dos Códigos
4 = Atenção às Opções dos Compiladores
5 = Vamos Otimizar os Programas?
Não misturar Códigos=Instruções com Operandos=Dados
Não misturar Frequente com Eventual (Códigos e Dados)
Ficar longe de SIIS = Stores Into the Instruction Stream
(e muito cuidado com certas Macros que o fazem!)
Proibida cópia ou divulgação sem
permissão escrita do CMG Brasil.
Detalhes ‘internos’ da z14
Manuais e RedBooks: © IBM
Cursos MFTSxx: © MAFFEI
Perguntas ? ? ?
Obrigado !
orsoni@maffei.com.br
Boas Otimizações!

Mais conteúdo relacionado

Mais procurados

Behind the Scenes: z Systems CACHE por Carolina de Souza Joaquim - IBM Brasil
Behind the Scenes: z Systems CACHE por Carolina de Souza Joaquim - IBM BrasilBehind the Scenes: z Systems CACHE por Carolina de Souza Joaquim - IBM Brasil
Behind the Scenes: z Systems CACHE por Carolina de Souza Joaquim - IBM BrasilJoao Galdino Mello de Souza
 
Pentium pro trabalho
Pentium pro   trabalhoPentium pro   trabalho
Pentium pro trabalhoRafael Cruz
 
Hardware questionario 01
Hardware   questionario 01Hardware   questionario 01
Hardware questionario 01Tiago
 
Arquitetura pentium
Arquitetura pentiumArquitetura pentium
Arquitetura pentiumEMSNEWS
 
Pipeline Técnica de processadores.
Pipeline Técnica de processadores.Pipeline Técnica de processadores.
Pipeline Técnica de processadores.Cleber Ramos
 
Valdir Adorni - Infra and S.A.N Assessment Integration Sample
Valdir Adorni - Infra and S.A.N Assessment Integration SampleValdir Adorni - Infra and S.A.N Assessment Integration Sample
Valdir Adorni - Infra and S.A.N Assessment Integration SampleValdir Adorni
 
Apresentacao 2 - Convidado especial: Intel - SantaASUS 2009
Apresentacao 2 - Convidado especial: Intel - SantaASUS 2009 Apresentacao 2 - Convidado especial: Intel - SantaASUS 2009
Apresentacao 2 - Convidado especial: Intel - SantaASUS 2009 ASUS Brazil
 
Hardware questionario 02
Hardware   questionario 02Hardware   questionario 02
Hardware questionario 02Tiago
 
TDC2018SP | Trilha Serveless - Pra que SERVErless?
TDC2018SP | Trilha Serveless - Pra que SERVErless?TDC2018SP | Trilha Serveless - Pra que SERVErless?
TDC2018SP | Trilha Serveless - Pra que SERVErless?tdc-globalcode
 
Palestra: Computação Paralela na SECOMP 2013 (UNIFEI)
Palestra: Computação Paralela na SECOMP 2013 (UNIFEI)Palestra: Computação Paralela na SECOMP 2013 (UNIFEI)
Palestra: Computação Paralela na SECOMP 2013 (UNIFEI)Intel Software Brasil
 
Hardware questionario 05
Hardware   questionario 05Hardware   questionario 05
Hardware questionario 05Tiago
 
Acelerando suas aplicações com o novíssimo Vector Packed Decimal Facility do ...
Acelerando suas aplicações com o novíssimo Vector Packed Decimal Facility do ...Acelerando suas aplicações com o novíssimo Vector Packed Decimal Facility do ...
Acelerando suas aplicações com o novíssimo Vector Packed Decimal Facility do ...Joao Galdino Mello de Souza
 
Chrome server2 print_http_www_hardware_com_br_dicas_entendendo_cache_ht_13737...
Chrome server2 print_http_www_hardware_com_br_dicas_entendendo_cache_ht_13737...Chrome server2 print_http_www_hardware_com_br_dicas_entendendo_cache_ht_13737...
Chrome server2 print_http_www_hardware_com_br_dicas_entendendo_cache_ht_13737...Léia de Sousa
 

Mais procurados (20)

Introdução ao pipeline
Introdução  ao  pipelineIntrodução  ao  pipeline
Introdução ao pipeline
 
Behind the Scenes: z Systems CACHE por Carolina de Souza Joaquim - IBM Brasil
Behind the Scenes: z Systems CACHE por Carolina de Souza Joaquim - IBM BrasilBehind the Scenes: z Systems CACHE por Carolina de Souza Joaquim - IBM Brasil
Behind the Scenes: z Systems CACHE por Carolina de Souza Joaquim - IBM Brasil
 
Pentium pro trabalho
Pentium pro   trabalhoPentium pro   trabalho
Pentium pro trabalho
 
MIPS Pipeline
MIPS Pipeline MIPS Pipeline
MIPS Pipeline
 
Hardware questionario 01
Hardware   questionario 01Hardware   questionario 01
Hardware questionario 01
 
Pipeline
PipelinePipeline
Pipeline
 
Arquitetura pentium
Arquitetura pentiumArquitetura pentium
Arquitetura pentium
 
Pipeline Técnica de processadores.
Pipeline Técnica de processadores.Pipeline Técnica de processadores.
Pipeline Técnica de processadores.
 
Valdir Adorni - Infra and S.A.N Assessment Integration Sample
Valdir Adorni - Infra and S.A.N Assessment Integration SampleValdir Adorni - Infra and S.A.N Assessment Integration Sample
Valdir Adorni - Infra and S.A.N Assessment Integration Sample
 
Apresentacao 2 - Convidado especial: Intel - SantaASUS 2009
Apresentacao 2 - Convidado especial: Intel - SantaASUS 2009 Apresentacao 2 - Convidado especial: Intel - SantaASUS 2009
Apresentacao 2 - Convidado especial: Intel - SantaASUS 2009
 
Hardware questionario 02
Hardware   questionario 02Hardware   questionario 02
Hardware questionario 02
 
Processador mips - pipeline
Processador mips - pipelineProcessador mips - pipeline
Processador mips - pipeline
 
TDC2018SP | Trilha Serveless - Pra que SERVErless?
TDC2018SP | Trilha Serveless - Pra que SERVErless?TDC2018SP | Trilha Serveless - Pra que SERVErless?
TDC2018SP | Trilha Serveless - Pra que SERVErless?
 
Pipeline
PipelinePipeline
Pipeline
 
Palestra: Computação Paralela na SECOMP 2013 (UNIFEI)
Palestra: Computação Paralela na SECOMP 2013 (UNIFEI)Palestra: Computação Paralela na SECOMP 2013 (UNIFEI)
Palestra: Computação Paralela na SECOMP 2013 (UNIFEI)
 
Hardware questionario 05
Hardware   questionario 05Hardware   questionario 05
Hardware questionario 05
 
Memórias Ram
Memórias RamMemórias Ram
Memórias Ram
 
Acelerando suas aplicações com o novíssimo Vector Packed Decimal Facility do ...
Acelerando suas aplicações com o novíssimo Vector Packed Decimal Facility do ...Acelerando suas aplicações com o novíssimo Vector Packed Decimal Facility do ...
Acelerando suas aplicações com o novíssimo Vector Packed Decimal Facility do ...
 
Chrome server2 print_http_www_hardware_com_br_dicas_entendendo_cache_ht_13737...
Chrome server2 print_http_www_hardware_com_br_dicas_entendendo_cache_ht_13737...Chrome server2 print_http_www_hardware_com_br_dicas_entendendo_cache_ht_13737...
Chrome server2 print_http_www_hardware_com_br_dicas_entendendo_cache_ht_13737...
 
01 informatica - 17-01
01   informatica - 17-0101   informatica - 17-01
01 informatica - 17-01
 

Semelhante a z14 PU Detalhes Internos

Tendências Tecnológicas em processadores, por Luiz Carlos Orsoni
Tendências Tecnológicas em processadores, por Luiz Carlos OrsoniTendências Tecnológicas em processadores, por Luiz Carlos Orsoni
Tendências Tecnológicas em processadores, por Luiz Carlos OrsoniJoao Galdino Mello de Souza
 
Mistério ou tecnologia? Paralelismo!
Mistério ou tecnologia? Paralelismo!Mistério ou tecnologia? Paralelismo!
Mistério ou tecnologia? Paralelismo!Rodrigo Campos
 
FISL14: Como domar uma fera de 1 TFlop que cabe na palma da sua mão!
FISL14: Como domar uma fera de 1 TFlop que cabe na palma da sua mão!FISL14: Como domar uma fera de 1 TFlop que cabe na palma da sua mão!
FISL14: Como domar uma fera de 1 TFlop que cabe na palma da sua mão!Intel Software Brasil
 
Programação básica de microcontroladores
Programação básica de microcontroladoresProgramação básica de microcontroladores
Programação básica de microcontroladoresDanilo Morais Pagano
 
Cache Associativity: Qual a importância deste Conceito? por Luiz Carlos Orson...
Cache Associativity: Qual a importância deste Conceito? por Luiz Carlos Orson...Cache Associativity: Qual a importância deste Conceito? por Luiz Carlos Orson...
Cache Associativity: Qual a importância deste Conceito? por Luiz Carlos Orson...Joao Galdino Mello de Souza
 
Microcontroladores pic
Microcontroladores picMicrocontroladores pic
Microcontroladores picCesar Prim
 
CMG Brasil 2012 - Uso de Lines nos z196
CMG Brasil 2012 - Uso de Lines nos z196CMG Brasil 2012 - Uso de Lines nos z196
CMG Brasil 2012 - Uso de Lines nos z196Rodrigo Campos
 
Configurando ambiente ltsp_4.2_com_mt1000_lx_ta2000lx
Configurando ambiente ltsp_4.2_com_mt1000_lx_ta2000lxConfigurando ambiente ltsp_4.2_com_mt1000_lx_ta2000lx
Configurando ambiente ltsp_4.2_com_mt1000_lx_ta2000lxjrrsouzaj
 
Pic apostila
Pic apostilaPic apostila
Pic apostilamoschen
 
Hackeando um SmartBOX (com android) e instalando Linux & JAVA & OpenDevice
Hackeando um SmartBOX (com android) e instalando Linux & JAVA & OpenDeviceHackeando um SmartBOX (com android) e instalando Linux & JAVA & OpenDevice
Hackeando um SmartBOX (com android) e instalando Linux & JAVA & OpenDeviceRicardo Rufino
 
V2 - Microcontroladores: a revolucao do arduino
V2 - Microcontroladores: a revolucao do arduinoV2 - Microcontroladores: a revolucao do arduino
V2 - Microcontroladores: a revolucao do arduinoSamir Siqueira
 
Configurar tdm410 p-e-aex410p
Configurar tdm410 p-e-aex410pConfigurar tdm410 p-e-aex410p
Configurar tdm410 p-e-aex410pLojamundi
 
Microcontroladores PIC.pptx
Microcontroladores PIC.pptxMicrocontroladores PIC.pptx
Microcontroladores PIC.pptxfmtpereira
 
Material de apoio comandos i os (1)
Material de apoio   comandos i os (1)Material de apoio   comandos i os (1)
Material de apoio comandos i os (1)Alessandra Fonseca
 
Desenvolvimento de drivers para sistemas embarcados
Desenvolvimento de drivers para sistemas embarcadosDesenvolvimento de drivers para sistemas embarcados
Desenvolvimento de drivers para sistemas embarcadosRodrigo Almeida
 

Semelhante a z14 PU Detalhes Internos (20)

Tendências Tecnológicas em processadores, por Luiz Carlos Orsoni
Tendências Tecnológicas em processadores, por Luiz Carlos OrsoniTendências Tecnológicas em processadores, por Luiz Carlos Orsoni
Tendências Tecnológicas em processadores, por Luiz Carlos Orsoni
 
Quantas Instruções por Ciclo?
Quantas Instruções por Ciclo?Quantas Instruções por Ciclo?
Quantas Instruções por Ciclo?
 
Mistério ou tecnologia? Paralelismo!
Mistério ou tecnologia? Paralelismo!Mistério ou tecnologia? Paralelismo!
Mistério ou tecnologia? Paralelismo!
 
FISL14: Como domar uma fera de 1 TFlop que cabe na palma da sua mão!
FISL14: Como domar uma fera de 1 TFlop que cabe na palma da sua mão!FISL14: Como domar uma fera de 1 TFlop que cabe na palma da sua mão!
FISL14: Como domar uma fera de 1 TFlop que cabe na palma da sua mão!
 
Programação básica de microcontroladores
Programação básica de microcontroladoresProgramação básica de microcontroladores
Programação básica de microcontroladores
 
Cache Associativity: Qual a importância deste Conceito? por Luiz Carlos Orson...
Cache Associativity: Qual a importância deste Conceito? por Luiz Carlos Orson...Cache Associativity: Qual a importância deste Conceito? por Luiz Carlos Orson...
Cache Associativity: Qual a importância deste Conceito? por Luiz Carlos Orson...
 
Pic18xx
Pic18xxPic18xx
Pic18xx
 
Microcontroladores pic
Microcontroladores picMicrocontroladores pic
Microcontroladores pic
 
CMG Brasil 2012 - Uso de Lines nos z196
CMG Brasil 2012 - Uso de Lines nos z196CMG Brasil 2012 - Uso de Lines nos z196
CMG Brasil 2012 - Uso de Lines nos z196
 
Configurando ambiente ltsp_4.2_com_mt1000_lx_ta2000lx
Configurando ambiente ltsp_4.2_com_mt1000_lx_ta2000lxConfigurando ambiente ltsp_4.2_com_mt1000_lx_ta2000lx
Configurando ambiente ltsp_4.2_com_mt1000_lx_ta2000lx
 
Pic apostila
Pic apostilaPic apostila
Pic apostila
 
Hackeando um SmartBOX (com android) e instalando Linux & JAVA & OpenDevice
Hackeando um SmartBOX (com android) e instalando Linux & JAVA & OpenDeviceHackeando um SmartBOX (com android) e instalando Linux & JAVA & OpenDevice
Hackeando um SmartBOX (com android) e instalando Linux & JAVA & OpenDevice
 
V2 - Microcontroladores: a revolucao do arduino
V2 - Microcontroladores: a revolucao do arduinoV2 - Microcontroladores: a revolucao do arduino
V2 - Microcontroladores: a revolucao do arduino
 
Tutorial+pc check+v+4
Tutorial+pc check+v+4Tutorial+pc check+v+4
Tutorial+pc check+v+4
 
Configurar tdm410 p-e-aex410p
Configurar tdm410 p-e-aex410pConfigurar tdm410 p-e-aex410p
Configurar tdm410 p-e-aex410p
 
Microcontroladores PIC.pptx
Microcontroladores PIC.pptxMicrocontroladores PIC.pptx
Microcontroladores PIC.pptx
 
8085 2
8085 28085 2
8085 2
 
Material de apoio comandos i os (1)
Material de apoio   comandos i os (1)Material de apoio   comandos i os (1)
Material de apoio comandos i os (1)
 
Configurando+uma+rede
Configurando+uma+redeConfigurando+uma+rede
Configurando+uma+rede
 
Desenvolvimento de drivers para sistemas embarcados
Desenvolvimento de drivers para sistemas embarcadosDesenvolvimento de drivers para sistemas embarcados
Desenvolvimento de drivers para sistemas embarcados
 

Mais de Joao Galdino Mello de Souza

Enterprise computing for modern business workloads por Lívio Sousa (IBM)
Enterprise computing for modern business workloads por Lívio Sousa (IBM)Enterprise computing for modern business workloads por Lívio Sousa (IBM)
Enterprise computing for modern business workloads por Lívio Sousa (IBM)Joao Galdino Mello de Souza
 
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI) e Fernando Ferreira (IBM)
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI) e Fernando Ferreira (IBM)Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI) e Fernando Ferreira (IBM)
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI) e Fernando Ferreira (IBM)Joao Galdino Mello de Souza
 
Scaling Multi-cloud with Infrastructure as Code por André Rocha Agostinho (S...
Scaling  Multi-cloud with Infrastructure as Code por André Rocha Agostinho (S...Scaling  Multi-cloud with Infrastructure as Code por André Rocha Agostinho (S...
Scaling Multi-cloud with Infrastructure as Code por André Rocha Agostinho (S...Joao Galdino Mello de Souza
 
Alta Disponibilidade SQL Server por Marcus Vinicius Bittencourt (O Boticário)
Alta Disponibilidade SQL Server por Marcus Vinicius Bittencourt (O Boticário)Alta Disponibilidade SQL Server por Marcus Vinicius Bittencourt (O Boticário)
Alta Disponibilidade SQL Server por Marcus Vinicius Bittencourt (O Boticário)Joao Galdino Mello de Souza
 
Cloud no Banco Votorantim por Marcus Vinícius de Aguiar Magalhaes (Banco Voto...
Cloud no Banco Votorantim por Marcus Vinícius de Aguiar Magalhaes (Banco Voto...Cloud no Banco Votorantim por Marcus Vinícius de Aguiar Magalhaes (Banco Voto...
Cloud no Banco Votorantim por Marcus Vinícius de Aguiar Magalhaes (Banco Voto...Joao Galdino Mello de Souza
 
Descomplicando a Ciência de Dados por Adelson Lovatto (IBM)
Descomplicando a Ciência de Dados por Adelson Lovatto (IBM)Descomplicando a Ciência de Dados por Adelson Lovatto (IBM)
Descomplicando a Ciência de Dados por Adelson Lovatto (IBM)Joao Galdino Mello de Souza
 
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI)
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI)Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI)
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI)Joao Galdino Mello de Souza
 
Consumo de CPU, Distorções e Redução de custo de SW por Maria Isabel Soutello...
Consumo de CPU, Distorções e Redução de custo de SW por Maria Isabel Soutello...Consumo de CPU, Distorções e Redução de custo de SW por Maria Isabel Soutello...
Consumo de CPU, Distorções e Redução de custo de SW por Maria Isabel Soutello...Joao Galdino Mello de Souza
 
Qualidade no desenvolvimento de Sistemas por Anderson Augustinho (Celepar)
Qualidade no desenvolvimento de Sistemas por Anderson Augustinho (Celepar)Qualidade no desenvolvimento de Sistemas por Anderson Augustinho (Celepar)
Qualidade no desenvolvimento de Sistemas por Anderson Augustinho (Celepar)Joao Galdino Mello de Souza
 
Assets Tokenization: Novas Linhas de negócio por Lívio Sousa (IBM)
Assets Tokenization: Novas Linhas de negócio por Lívio Sousa (IBM)Assets Tokenization: Novas Linhas de negócio por Lívio Sousa (IBM)
Assets Tokenization: Novas Linhas de negócio por Lívio Sousa (IBM)Joao Galdino Mello de Souza
 
Intelligent Edge e Intelligent Cloud por Vivian Heinrichs (Softline)
Intelligent Edge e Intelligent Cloud por Vivian Heinrichs (Softline)Intelligent Edge e Intelligent Cloud por Vivian Heinrichs (Softline)
Intelligent Edge e Intelligent Cloud por Vivian Heinrichs (Softline)Joao Galdino Mello de Souza
 
Evolução da eficiência operacional no mainframe por Emerson Castelano (Eccox)
Evolução da eficiência operacional no mainframe por Emerson Castelano (Eccox)Evolução da eficiência operacional no mainframe por Emerson Castelano (Eccox)
Evolução da eficiência operacional no mainframe por Emerson Castelano (Eccox)Joao Galdino Mello de Souza
 
Gestão de Capacidade, desempenho e custos no ambiente mainframe zOS: Um caso ...
Gestão de Capacidade, desempenho e custos no ambiente mainframe zOS: Um caso ...Gestão de Capacidade, desempenho e custos no ambiente mainframe zOS: Um caso ...
Gestão de Capacidade, desempenho e custos no ambiente mainframe zOS: Um caso ...Joao Galdino Mello de Souza
 
Eletricidade e Eletrônica 1.01 por Luiz Carlos Orsoni (MAFFEI)
Eletricidade e Eletrônica 1.01 por Luiz Carlos Orsoni (MAFFEI)Eletricidade e Eletrônica 1.01 por Luiz Carlos Orsoni (MAFFEI)
Eletricidade e Eletrônica 1.01 por Luiz Carlos Orsoni (MAFFEI)Joao Galdino Mello de Souza
 
Pervasive Encryption por Eugênio Fernandes (IBM)
Pervasive Encryption por Eugênio Fernandes (IBM)Pervasive Encryption por Eugênio Fernandes (IBM)
Pervasive Encryption por Eugênio Fernandes (IBM)Joao Galdino Mello de Souza
 
Scaling Multi-Cloud with Infrastructure as a Code por André Rocha Agostinho (...
Scaling Multi-Cloud with Infrastructure as a Code por André Rocha Agostinho (...Scaling Multi-Cloud with Infrastructure as a Code por André Rocha Agostinho (...
Scaling Multi-Cloud with Infrastructure as a Code por André Rocha Agostinho (...Joao Galdino Mello de Souza
 
Como obter o melhor do Z por Gustavo Fernandes Araujo (Itau Unibanco)
Como obter o melhor do Z por Gustavo Fernandes Araujo (Itau Unibanco)Como obter o melhor do Z por Gustavo Fernandes Araujo (Itau Unibanco)
Como obter o melhor do Z por Gustavo Fernandes Araujo (Itau Unibanco)Joao Galdino Mello de Souza
 
Lei geral de proteção de dados por Kleber Silva e Ricardo Navarro (Pise4)
Lei geral de proteção de dados por Kleber Silva  e Ricardo Navarro (Pise4)Lei geral de proteção de dados por Kleber Silva  e Ricardo Navarro (Pise4)
Lei geral de proteção de dados por Kleber Silva e Ricardo Navarro (Pise4)Joao Galdino Mello de Souza
 
Gerenciamento de TI - Métodos Ágeis por Prof. Me Valdir Morales (Faculdades O...
Gerenciamento de TI - Métodos Ágeis por Prof. Me Valdir Morales (Faculdades O...Gerenciamento de TI - Métodos Ágeis por Prof. Me Valdir Morales (Faculdades O...
Gerenciamento de TI - Métodos Ágeis por Prof. Me Valdir Morales (Faculdades O...Joao Galdino Mello de Souza
 

Mais de Joao Galdino Mello de Souza (20)

Explorando a API Rest Jira Cloud
Explorando a API Rest Jira CloudExplorando a API Rest Jira Cloud
Explorando a API Rest Jira Cloud
 
Enterprise computing for modern business workloads por Lívio Sousa (IBM)
Enterprise computing for modern business workloads por Lívio Sousa (IBM)Enterprise computing for modern business workloads por Lívio Sousa (IBM)
Enterprise computing for modern business workloads por Lívio Sousa (IBM)
 
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI) e Fernando Ferreira (IBM)
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI) e Fernando Ferreira (IBM)Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI) e Fernando Ferreira (IBM)
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI) e Fernando Ferreira (IBM)
 
Scaling Multi-cloud with Infrastructure as Code por André Rocha Agostinho (S...
Scaling  Multi-cloud with Infrastructure as Code por André Rocha Agostinho (S...Scaling  Multi-cloud with Infrastructure as Code por André Rocha Agostinho (S...
Scaling Multi-cloud with Infrastructure as Code por André Rocha Agostinho (S...
 
Alta Disponibilidade SQL Server por Marcus Vinicius Bittencourt (O Boticário)
Alta Disponibilidade SQL Server por Marcus Vinicius Bittencourt (O Boticário)Alta Disponibilidade SQL Server por Marcus Vinicius Bittencourt (O Boticário)
Alta Disponibilidade SQL Server por Marcus Vinicius Bittencourt (O Boticário)
 
Cloud no Banco Votorantim por Marcus Vinícius de Aguiar Magalhaes (Banco Voto...
Cloud no Banco Votorantim por Marcus Vinícius de Aguiar Magalhaes (Banco Voto...Cloud no Banco Votorantim por Marcus Vinícius de Aguiar Magalhaes (Banco Voto...
Cloud no Banco Votorantim por Marcus Vinícius de Aguiar Magalhaes (Banco Voto...
 
Descomplicando a Ciência de Dados por Adelson Lovatto (IBM)
Descomplicando a Ciência de Dados por Adelson Lovatto (IBM)Descomplicando a Ciência de Dados por Adelson Lovatto (IBM)
Descomplicando a Ciência de Dados por Adelson Lovatto (IBM)
 
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI)
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI)Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI)
Pré-Anúncio z/OS 2.4 por Alvaro Salla (MAFFEI)
 
Consumo de CPU, Distorções e Redução de custo de SW por Maria Isabel Soutello...
Consumo de CPU, Distorções e Redução de custo de SW por Maria Isabel Soutello...Consumo de CPU, Distorções e Redução de custo de SW por Maria Isabel Soutello...
Consumo de CPU, Distorções e Redução de custo de SW por Maria Isabel Soutello...
 
Qualidade no desenvolvimento de Sistemas por Anderson Augustinho (Celepar)
Qualidade no desenvolvimento de Sistemas por Anderson Augustinho (Celepar)Qualidade no desenvolvimento de Sistemas por Anderson Augustinho (Celepar)
Qualidade no desenvolvimento de Sistemas por Anderson Augustinho (Celepar)
 
Assets Tokenization: Novas Linhas de negócio por Lívio Sousa (IBM)
Assets Tokenization: Novas Linhas de negócio por Lívio Sousa (IBM)Assets Tokenization: Novas Linhas de negócio por Lívio Sousa (IBM)
Assets Tokenization: Novas Linhas de negócio por Lívio Sousa (IBM)
 
Intelligent Edge e Intelligent Cloud por Vivian Heinrichs (Softline)
Intelligent Edge e Intelligent Cloud por Vivian Heinrichs (Softline)Intelligent Edge e Intelligent Cloud por Vivian Heinrichs (Softline)
Intelligent Edge e Intelligent Cloud por Vivian Heinrichs (Softline)
 
Evolução da eficiência operacional no mainframe por Emerson Castelano (Eccox)
Evolução da eficiência operacional no mainframe por Emerson Castelano (Eccox)Evolução da eficiência operacional no mainframe por Emerson Castelano (Eccox)
Evolução da eficiência operacional no mainframe por Emerson Castelano (Eccox)
 
Gestão de Capacidade, desempenho e custos no ambiente mainframe zOS: Um caso ...
Gestão de Capacidade, desempenho e custos no ambiente mainframe zOS: Um caso ...Gestão de Capacidade, desempenho e custos no ambiente mainframe zOS: Um caso ...
Gestão de Capacidade, desempenho e custos no ambiente mainframe zOS: Um caso ...
 
Eletricidade e Eletrônica 1.01 por Luiz Carlos Orsoni (MAFFEI)
Eletricidade e Eletrônica 1.01 por Luiz Carlos Orsoni (MAFFEI)Eletricidade e Eletrônica 1.01 por Luiz Carlos Orsoni (MAFFEI)
Eletricidade e Eletrônica 1.01 por Luiz Carlos Orsoni (MAFFEI)
 
Pervasive Encryption por Eugênio Fernandes (IBM)
Pervasive Encryption por Eugênio Fernandes (IBM)Pervasive Encryption por Eugênio Fernandes (IBM)
Pervasive Encryption por Eugênio Fernandes (IBM)
 
Scaling Multi-Cloud with Infrastructure as a Code por André Rocha Agostinho (...
Scaling Multi-Cloud with Infrastructure as a Code por André Rocha Agostinho (...Scaling Multi-Cloud with Infrastructure as a Code por André Rocha Agostinho (...
Scaling Multi-Cloud with Infrastructure as a Code por André Rocha Agostinho (...
 
Como obter o melhor do Z por Gustavo Fernandes Araujo (Itau Unibanco)
Como obter o melhor do Z por Gustavo Fernandes Araujo (Itau Unibanco)Como obter o melhor do Z por Gustavo Fernandes Araujo (Itau Unibanco)
Como obter o melhor do Z por Gustavo Fernandes Araujo (Itau Unibanco)
 
Lei geral de proteção de dados por Kleber Silva e Ricardo Navarro (Pise4)
Lei geral de proteção de dados por Kleber Silva  e Ricardo Navarro (Pise4)Lei geral de proteção de dados por Kleber Silva  e Ricardo Navarro (Pise4)
Lei geral de proteção de dados por Kleber Silva e Ricardo Navarro (Pise4)
 
Gerenciamento de TI - Métodos Ágeis por Prof. Me Valdir Morales (Faculdades O...
Gerenciamento de TI - Métodos Ágeis por Prof. Me Valdir Morales (Faculdades O...Gerenciamento de TI - Métodos Ágeis por Prof. Me Valdir Morales (Faculdades O...
Gerenciamento de TI - Métodos Ágeis por Prof. Me Valdir Morales (Faculdades O...
 

z14 PU Detalhes Internos

  • 1. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 14 de Maio de 2.019 LUIZ CARLOS ORSONI Detalhes ‘internos’ da z14
  • 2. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. Abstract + Agenda Esta Palestra procurará mostrar alguns dos “detalhes internos” dos Cores da z14, tais como:  Fetch,  Parsing,  Decode,  Grouping e  Issue ‘Out of Order’ das Instruções às várias  Execution Units, terminando por suas  Retiradas ‘In Order’ nas Completion Queues, apoiando-se nos Manuais:  z14 Technical Guide e no  z14 Journal of Research and Development. Como sempre, convidamos a Otimizar Códigos.
  • 3. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 1 = Caveats IBM J. RES. & DEV. VOL. 62 NO. 2/3 PAPER 8 MARCH/MAY 2018
  • 4. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 2 = PU Chip com 10 Cores [DecaCore] + SC
  • 5. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 2 = Comparando PU da z13 com z14 L2DL2I XU + TLB2 LSU L1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU Vector DecPk FltPnt FXU Q U E U E S IFB I D U VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares
  • 6. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 3 = ‘Selfie’ da PU (Core) da z14! LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB IDU VBU C O P
  • 7. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = L2D + L1D = Data Caches L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB ID U VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares L2D= 4M L1D=128K L3 envia ou recebe 32 bytes por Ciclo para/do L2D L2D envia ou recebe 64 bytes por Ciclo para/do L1D
  • 8. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = L2I + L1I = Instruction Caches L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB ID U VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares L2I= 2M L1I=128K L3 envia 32 bytes por Ciclo para o L2I L2I envia 64 bytes por Ciclo para o L1I Conferir com o CPUMF o rendimento dos Caches! Embora sejam Dados, os conteúdos das Region, Segment e Page Tables, bem como Dicionários de Compressão e Tabelas de Criptografia, suas Lines vão para os Caches L2I e L1I uma vez que não são alteradas!!!
  • 9. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = XU = Translation Unit L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB ID U VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares Não há mais TLB1 junto de cada Cache de Nível 1: o seu conteúdo é colocado no próprio Diretório, que é a ASCE, o Endereço da Region ou Segment Table, para o DAT.
  • 10. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = ICM + IFB = Fetch & Branch + VBU L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB ID U VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares Observar o aumento (33%) no número de Branches ‘lembrados’ (via as Estatísticas da VBU) e são previstos até 9 Branches por Ciclo (na z13 eram 13: 12 Not Taken e 1 Taken).
  • 11. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = IDU = Decodification Unit L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB IDU VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares Através do Instruction Cache and Merge, a Iinstruction Fetch and Branch Unit recebe 32 bytes por ciclo, o que dá origem a 2 Grupos de 3 Instruções por Ciclo. A IDU ‘entrega’ 6 Instruções por Ciclo.
  • 12. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = ISU = Sequencing Unit + Queues L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB IDU VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares A ISU recebe da IDU até 6 Instruções por Ciclo, faz o Register Renaming, detecta dependência agrupa e coloca numa Fila de até 72 Instruções, de onde pode enviar até 10, às Execution Units OoO!
  • 13. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = LSU = Load & Store Units L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB IDU VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares Além de executar as Instruções de Movimento de Dados (Loads e Stores), a LSU Carrega e Armazena todos os Operandos de Memória.
  • 14. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = FXU = Fixed Point Units L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB IDU VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares Quase sempre o “gargalo”, a z14 tem 2 FXUs para Instruções que não alterem Registrador Geral (Compare, Store, etc.) e mais 2 FXUs para Instruções que alteram (Load, Add, etc.). Instruções de Branch RX, por usarem Reg.Geral, demandam FXUs, os Jumps Relativos não!
  • 15. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = VFU = VECTOR + Floating Point Units L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB IDU VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares Dentro da VFU foram colocadas, além das Execution Units de Vector, também as de Floating Point, Decimal Packed, String, Divisão e Multiplicação como mostrado em Slide mais adiante.
  • 16. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = COP + PC + TP L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB IDU VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares O Co- Processador executa as Instruções de Criptografia e Compressão de Dados. Fica próximo ao L1I pela demanda por Lines de Tabelas e Dicionários. PC=Core Pervasive, coleta Erros e faz Instrumenta- ção, TP=?.
  • 17. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 4 = RU + Completion Queue L2DL2I XU + TLB2 LSUL1D ICM L1I PC + TP BTB + BHT + PHT + . . . IFU RU ISU VFU VectorDecPk FltPnt FXU Q U E U E S IFB IDU VBU C O P LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares LEGENDA: VERMELHO Dados VERDE Instruções CIAN Intermediários AMARELO Execution Units BRANCO Auxiliares Recovery Unit coleta eventuais Erros de HardWare, monitora eventual Recupera- ção e mantém o Estado de todo o Sistema. Das até 10 Instruções enviadas OoO pela ISU, até 10 podem terminar, por Ciclo.
  • 18. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 5 = Quantas Execution Units existem? Cada Processor Unit, ou Core, é Super Escalar e Out-of-Order, tendo as seguintes Execution Units: 2xFXa, 2xFXb, 2xLSU, 2xVBU e 2xVFU e cada VFU tem nove Execution Units ‘dentro’ dela: 2xBFU, DFU, DFx, FPd, VXx, VXs, VXp e VXm, um total of 26 execution units por core. DFU DFU BFU BFU DIV DIV REG REGREG REG DFX DFX Vect FXU Vect FXU STRING STRING permute BFU BFU
  • 19. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 5 = Contando nas PipeLines Cada linha horizontal Azul=LSU, FXU, BFU, DFU, SIMD é uma Pipeline! Cada linha vertical Amarela=IDU, Ocre=ISU e Púrpura=RU também são Pipelines! IFB=4 Estágios, ICM=3 Estág., IDU=6 Estág., ISU=3+3+4 Estág., RU=5 Estágios Dentro da VFU
  • 20. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 5 = Kevin Shum enfatiza detalhes da VFU
  • 21. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 5 = Detalhe “físico” da VFU da z13 + z14
  • 22. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 6 = Extra Pauta: I E Protection POP z14, Páginas 1-16 e 1-17 Instrução Instrução Devem vir de Bibliotecas de Programas, serem Consistidas e, eventualmente, Executadas Dado Dado Devem vir de Arquivos de Dados via Métodos de Acesso e, eventualmente, Atualizados Dado DadoInstrução CRIME? EXECUTABLE=NO na Macro IARV64 Instruções vêm de Arquivos/Rede?!? Instruções ParmList Instruções ParmList Instruções Pgm com MACROs ‘bagunçam’ L1I+D I D E A L R E A L
  • 23. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. 6 = Conclusões: 1 = A z14 tem mais capacidade que a z13 2 = A z14 tem muitas novas Features 3 = A z14 depende da Qualidade dos Códigos 4 = Atenção às Opções dos Compiladores 5 = Vamos Otimizar os Programas? Não misturar Códigos=Instruções com Operandos=Dados Não misturar Frequente com Eventual (Códigos e Dados) Ficar longe de SIIS = Stores Into the Instruction Stream (e muito cuidado com certas Macros que o fazem!)
  • 24. Proibida cópia ou divulgação sem permissão escrita do CMG Brasil. Detalhes ‘internos’ da z14 Manuais e RedBooks: © IBM Cursos MFTSxx: © MAFFEI Perguntas ? ? ? Obrigado ! orsoni@maffei.com.br Boas Otimizações!