SlideShare uma empresa Scribd logo
1 de 28
Baixar para ler offline
Pontifícia Universidade Católica do Paraná
Centro de Ciências Exatas e Tecnologia
Curso de Engenharia Elétrica – Telecomunicações
Disciplina de Microprocessadores
Professor Ferlin
Pentium
Alunos:
Ana Carolina Chaves
Cassiano de Andrade
Ernesto Bradacz
Fábio Maia
Fernando Dias da Silva
Marcio Augusto Braga
Curitiba
1998
2
PENTIUM ...................................................................................................................................... 3
PENTIUM – MMX....................................................................................................................... 10
O QUE É A TECNOLOGIA MMX?............................................................................................. 13
MEMÓRIA CACHE..................................................................................................................... 13
VANTAGENS DE USO DO MMX.............................................................................................. 14
COMO O MMX OPERA EM MULTIMÍDIA............................................................................... 14
TESTES COM PENTIUM MMX ................................................................................................. 15
PENTIUM PRO.......................................................................................................................... 186
Demais características do Pentium Pro......................................................................................... 19
PENTIUM - II............................................................................................................................... 19
FALSIFICAÇÃO DE PROCESSADORES................................................................................... 22
BIBLIOGRAFIA ........................................................................................................................ 227
3
INTRODUÇÃO:
O projeto do microprocessador PENTIUM partiu em meados de 1989 com a meta principal
de otimização da performance mantendo a compatibilidade de software com as versões anteriores
da família INTEL.
A tecnologia de 0,8 micrômetros em BiCMOS ( bipolar CMOS ) do pentium tornou possível
um aumento de até 2,5 vezes o número de transistores e freqüência duas vezes maior que o
original i486 que foi implementado em tecnologia de 1,0 micrômetros CMOS.
Suas principais características são :
· Arquitetura Superescalar.
· Predicção Dinâmica,
· Tempo de execução de Instrução Impróprio.
· Superação de 8K de instruções e 8K de dados.
· Bus de 64 - Bit.
· Barramento de circulo de PIPELINE.
Além de todas estas características listadas acima o microprocessador PENTIUM com arquiteturas
acima das arquiteturas 60/66 MHz possui as seguintes características adicionais:
· Dual processing Support
· SL power Manangent Features
· Fractional Bus Operation,
· On-Chip Local APIC Device.
4
TABELA COM AS PRINCIPAIS ARQUITETURAS PENTIUM :
Versão Ano Clock ( MHz) Desempenho
P5-60 93 60 58/52
P5-66 93 66 78/64
P54VRT-75 94 75 89/68
P54VRT-90 94 90 110/84
P54C 94 100 122/93
P54CQS 94 120 157/108
P54CS-133 94 133 174/121
P54CS-150 95 150 181/125
P54CS-166 96 166 198/138
ESPECIFICAÇÃO DOS PROCESSADORES INTEL :
PROCESSADOR TRANSISTORES
PENTIUM PRO 5.500.000
PENTIUM 3.300.000
INTEL 486 (TM) 1.000.000
INTEL 386 (TM) 275.000
ESPECIFICAÇÕES DOS PROCESSADOERES INTEL
0
1.000.000
2.000.000
3.000.000
4.000.000
5.000.000
6.000.000
PENTIUM
PRO
PENTIUM INTEL
486
(TM)
INTEL
386
(TM)
PROCESSADORES
TRANSISTORES
Seqüência1
5
ORGANIZAÇÃO :
A figura abaixo mostra uma visão geral da organização do microprocessador PENTIUM. O
coração da unidade de execução são os dois pipelines inteiros e o pipeline de ponto flutuante que
possui um adicionador, multiplexador e divisor próprio. Além disto podemos notar na figura as
caches de dados e instruções separadas que suprem as demandas da unidade de execução, com
buffer de destino de Branch aumentado o cache de instrução para a realização da predição dinâmica
de Branch. Por fim, a interface ao exterior do microprocessador inclui em separado as vias de
endereços e dados ( 64 bits ).
AVANÇADA VIA DE DADOS :
A via de dados local PCI foi elaborada pela Intel em conjunto com as grandes lideres de
mercado, isto foi apartir de 91. A especificação PCI já foi adotada por no mínimo 170 empresas
incluindo OEM’s como Compaq, IBM, NEC. Como resultado desta aliança, chips para
gerênciamento de PCI, Sistemas Multimídia e LAN’s agora foram introduzidos no mercado.
6
A IAL ( Intel Architecture Label ) estabeleceu um grupo de interesse especial por PCI. Este
grupo foi responsável pela definição e estabilização da especificação PCI como uma padrão. Em
fato, esta definiu uma nova especificação para suportar 64 Bit de dados em 3,3 Volts.
Esta via de dados foi implementada para melhorar a tranferência de dados para a memória
ou para outras interfaces ( ex. LAN’s ) e desta para a CPU. A via de dados mais popular, ISA, foi
especificada para computadores i286. Seus 16 bits de dados e 8MHz de clock proviam uma
satisfatória performance para mover imagens gráficas em CGA e para aplicações em DOS. Mas,
com a geração corrente de placa de vídeo capaz de mover 32 bits de dados em 33 MHz.
A via de dados PCI e uma alta estrada que transporta informações entre o processador e as
memórias. Com uma via de dados de 64 bits, o PENTIUM pode transferir dados para a entrada da
memória numa faixa de até 528 Mbytes/Second, mais que cinco vezes o pico de transferência do
i486 DXII-66MHz ( 105Mbytes/Second ).
PIPELINE :
O microprocessador PENTIUM possui duas estruturas de pipeline que são similares a
estrutura do i486. O pipeline possui 5 (cinco) estágios que são descritos abaixo:
7
1. PREFETCH Þ Durante o estágio de PF a CPU busca o código da cache de instrução e
alinha o código ao byte inicial da próxima instrução a ser decodificada. Isto se faz
necessário devido ao fato de que os comprimentos das diversas instruções serem
diferentes. Neste estágio há ainda buffers para reterem a linha contendo a instrução que
esta sendo decodificada e a linha que contem a próxima instrução.
2. FIRST DECODE Þ No estágio D1 a CPU decodifica a instrução e gera uma palavra de
controle. Uma simples palavra de controle executa instruções diretamente; instruções
mais complexas requerem seqüências de microcódigo em D1.
3. SECOND DECODE Þ No estágio D2 a CPU decodifica a palavra de controle provinda
do estágio D1 para ser usada no estágio E. Somando-se a isto, neste estágio ocorre a
formação de endereços para a referência de dados em memória.
4. EXECUTE Þ No estágio E a CPU também acessa cache de dados ou calcula os
resultados na ULA ( Unidade Lógica Aritmética ), ou outras unidades funcionais
necessárias.
8
5. WRITE BACK Þ No estágio WB a CPU atualiza os registradores e flags com os
resultados das operações. Todas condições excepcionais deverão ser resolvidas antes de
comparado com o PIPELINE implementado no i 486, o PENTIUM integra um hardware
adicional em alguns estágios para aumentar a velocidade de execução.
ARQUITETURA SUPERESCALAR :
O termo “Superescalar” se refere a uma arquitetura de microprocessadores que contenha
mais que uma unidade de execução, ou pipelines, são os locais onde o chip processa os dados e
instruções que são alimentados pelo resto do sistema.
A habilidade de executar múltiplas instruções por ciclo de clock e devido ao fato do
PENTIUM possuir duas unidades de pipeline que podem executar duas instruções simultaneamente.
A figura abaixo mostra que os estágios D2 ao estágio WB foram duplicados em pipelines
independentes, chamados de pipeline U e V. Nos estágios PF e D1 a CPU pode buscar e decodificar
duas instruções simples em paralelo e transferi-las para os pipelines U e V. Adicionalmente, para
instruções mais complexas a CPU, no estágio D1, pode gerar seqüências de microcodigo que
controlam ambos os pipelines U e V. Muitas técnicas são usadas para resolver dependências
entre instruções que podem ser executadas em paralelo. Muito dessa lógica esta contida no
algoritmo de transferência de instrução de DI.
DEPENDÊNCIAS:
DEPENDÊNCIAS DE RECURSOS :
Uma dependência de recursos ocorre quando duas instruções requerem uma mesma unidade
funcional. Durante o estágio D1, a CPU somente transfere instruções para execução em paralelo se
ambas as instruções forem tidas como de classe “simples” eliminando muitas dependências. As
instruções devem ser diretamente executadas, isto é, não devem requerer seqüências de
microcódigos. A instrução sendo transferida ao pipeline V pode ser uma operação em ULA,
referência a memória ou salto. A instrução sendo transferida ao pipeline U pode ser uma destas
mesmas categorias ou de um conjunto adicional que utiliza uma unidade funcional disponível
somente no pipeline U, tais como o deslocamento de registradores.
DEPENDÊNCIAS DE DADOS :
Uma dependência de dados ocorre quando uma instrução escreve um resultado que é lido ou
escrito por outra instrução. A lógica em D1 assegura que o registrador fonte e de destino das
9
instruções transferidas ao Pipeline V são diferentes do registrador fonte ou de destino das instruções
transferidas ao pipeline U. Esta lógica habilita alguns certos tipos especiais de dependências de
dados, como um exemplo, uma instrução de salto condicional que testa o resultado de um
determinado flag pode ser executada em paralelo com uma instrução de comparação que seta os
flags.
DEPENDÊNCIAS DE CONTROLE :
Este tipo de dependência decorre sobre um resultado de uma instrução determina se outra
instrução será executada ou não. Quando uma instrução de salto e transferida ao Pipeline U, a CPU
durante o estágio D1 nunca transfere instruções ao PIPE V, eliminando assim as dependências de
controle. Note que as dependências recursivas a dependências de dados entre referências de
memórias não são resolvidas no estágio D1. Referência a memória dependentes podem ser
transferida aos dois pipelines ; explicaremos a solução durante a descrição do cache de dados.
10
PENTIUM – MMX
O Pentium é uma CPU que sucedeu o 486. Ela é de 64 bits.
Acontece que cada vez que surge um novo chip, espera-se que este seja compatível com
tudo que já existe em termos de Software e na própria arquitetura ( periféricos e interfaces, etc ).
Para aproveitar a grande quantidade de programas existentes para o 386 e 486 ( ambos de 32
bits), o barramento do Pentium possui duas canalizações de 32 bits. Esta arquitetura ilustrada na
figura 1, é chamada de arquitetura SUPER – ESCALAR.
Figura 1
Deste modo, programas convencionais escritos para 32 bits de instruções, podem trabalhar
com mais velocidade no Pentium. No entanto trabalhariam bem melhor e mais rápido se já tivessem
sido escritos para 64 bits de instruções.
Por esta razão, dizemos que o Pentium é um processador de 64 bits do ponto de vista de
Hardware, mas é de 32 bits do ponto de vista do Software.
O barramento local do Pentium (figura 2) é dividido em 2 de 32 bits, possibilitando a
conexão com slots, placas e módulos Simm ( Single in Line Memory Module ) – módulo de
memória que contém os chips necessários para acrescentar 256 Kbytes ou 1 Mbyte de RAM ao
computador.
Figura 2
Nas placas-mãe mais modernas, feitas após o Pentium, já se colocam módulos Simm dupla
face, que entendem o barramento de 64 bits do Pentium. A figura 3 ilustra isso, para diferenciá-los,
são chamados de módulo Dimm:
11
Figura 3
A figura a seguir ilustra o diagrama de blocos do Processador Pentium – MMX.
A arquitetura do Pentium – MMX consiste de 12 unidades funcionais distintas que operam
em paralelo, possibilitando que tanto a busca, decodificação e execução das instruções sejam
realizadas de modo simultâneo.
1) Bus Unit
É a unidade de barramento com 64 bits. Através desta unidade são transferidos dados entre a
memória e o processador. É nesta etapa que ocorre aquele arranjo de se transmitir dois pacotes de
32 bits, a fim de tornar compatível com os Softwares e Hardwares já existentes ( 386 e 486).
2) Page Unit
A unidade que faz paginação da memória virtual.
3) Code Cache
Esta unidade contém o controlador de 16 K bytes da memória cache. Esta memória Cache é
uma memória de armazenamento temporário de alto rendimento, que se encontra inserida entre o
processador e a memória RAM.
4) Decodificador de Instruções
Esta unidade decodifica as instruções contidas na pilha da unidade Prefetch ( uma pilha de
32 bits que interpreta os dados de instruções do cache ).
5) Control Unit
Unidade de controle que contém a ROM e todo hardware para realizar as operações. É a
parte do Pentium que dirige a seqüência das operações, interpreta as instruções codificadas e inicia
os comandos próprios para preparar os circuitos para execução do programa.
6) Control Unit
Unidade que controla a ROM interna, em cujo conteúdo está o sistema operacional do
Pentium.
7) ULA
Unidade Lógica Aritmética. Executa todas as operações aritméticas de cálculos e todas as
funções lógicas digitais.
8) Adress Generator
Unidade que gera os endereços. É esta unidade que localiza ou identifica os registros para
seu armazenamento ou recuperação posterior.
9) Floating Point Unit
12
Unidade de Ponto Flutuante. Esta unidade contém o Hardware necessário para realizar as
operações aritméticas que seriam executadas via Software, em um tempo maior. É um sistema de
numeração no qual a posição do ponto não permanece fixa em relação ao último dígito do número.
10) Branch Target Buffer
É a unidade de ramificação que faz a seleção de um ou mais caminhos possíveis em um
fluxo, seguindo-se determinados critérios.
11) Data Cache
Opera junto com o Code Cache, sendo que é nesta unidade que ocorre de fato o armazena-
mento. A memória Cache “sente” quais os dados mais utilizados e memoriza-os neste espaço, para
já estarem disponíveis em futura utilização. O Cache é apenas uma maneira mais rápida para se
encontrar certos dados de instruções.
12) MMX Unit
É nesta unidade que estão as 57 instruções, que foram inseridas a partir do Pentium
convencional.
13
CONJUNTO DE INSTRUÇÕES
O processador Pentium possui um conjunto 216 instruções básicas armazenadas como
seqüência de bits, de forma permanente numa ROM interna.
O QUE É A TECNOLOGIA MMX?
MMX é uma sigla para denominar a nova tecnologia do Pentium: Multi Media Extensions.
O MMX é portanto uma tecnologia adicionada ao Pentium que o torna uma extensão para
uso em multimídia.
A figura 5 ilustra o que é a tecnologia MMX. Trata-se de uma seção adicional, que foi
somada ao Hardware do Pentium com um conjunto de 57 novas instruções.
Figura 5
Todas essas 57 novas instruções foram idealizadas para aplicações em multimídia.
As 57 novas instruções são capazes de lidar com dados agrupados de 64 bits, que podem ser
de 3 formas:
a) 64 bits de uma só vez
b) 2 pacotes de 32 bits
c) 8 pacotes de 8 bits
A manipulação de dados de sons geralmente é de 16 bits. Alguns recursos simples de vídeo
operam com várias seqüências da 8 bits. Deste modo, as instruções do MMX podem processar sons
e imagens com muita velocidade e sem a necessidade de periféricos. Podem operar sons e imagens
simultaneamente.
Não apenas o conjunto de 57 novas instruções fez a diferença ao Pentium – MMX. Também
a arquitetura interna foi dimensionada para agilizar as a execuções de Software multimídia.
MEMÓRIA CACHE
O MMX aumentou de 8 para 32 KB de memória Cache. A maior parte dos dados
necessários ao processamento fica à disposição nesse Cache. Assim, o sistema reduz o número de
leituras no disco rígido. Esta é a principal razão para o ganho de velocidade nas aplicações
convencionais.
14
VANTAGENS DE USO DO MMX
O MMX apresenta inúmeras vantagens. Entre elas, está a sua velocidade de processamento
de programas multimídia. A seguir, tem-se a relação de algumas aplicações onde o MMX faz muita
diferença em relação aos seus antecessores:
- WORKSTATION de alto desempenho e baixo custo
- SOFTWARE ADOBE PHOTOSHOP ( o MMX é 60% mais rápido )
- BROWSERS para Internet: mais rápidos e tridimensionais
- CAD/CAM
- Edição de Vídeo
COMO O MMX OPERA EM MULTIMÍDIA
Para se compreender como o micro MMX opera de forma tão espetacular em circuitos
multimídia, é necessário primeiro analisar como o 486 ou um Pentium faz isso.
Quando se processa um Software multimídia em um micro anterior ao MMX, o aplicativo
envia um comando ao sistema operacional dizendo a este para exibir a figura na tela. figura 6:
Figura 6
Esse comando é transferido pelo Driver de vídeo à placa controladora, onde um chip
acelerador faz o processamento da instrução. Este Chip acelerador distribui os sinais para as placas
de interface a saber: Placa Fax/Modem, Placa de Vídeo RGB e Placa de Áudio.
A seguir , observa-se em diagrama de blocos como o MMX funciona: figura 7
15
Figura 7
O aplicativo do Software Multimídia envia um comando ao sistema operacional.
O Pentium MMX se encarrega de processar a instrução, dispensando o Chip acelerador.
Como ele já incorpora as instruções multimídia, executa as funções de Fax/Modem, áudio e vídeo,
dispensando essas placas.
Por estas vantagens, o MMX está tendo uma aplicação fundamental em sistemas de
videoconferência.
TESTES COM PENTIUM MMX
No Laboratório de Tecnologias Avançadas do Instituto de Tecnologia ORT, foi utilizado um
Pentium-200 Clássico e um Pentium-200 com tecnologia MMX, em um micro com 32 MB de
RAM e placa-mãe Soyo com 512 KB de memória cache externa (L2). A seguir, as conclusões:
16
PENTIUM PRO PROCESSOR
I- Como funciona o pentium pro:
Considerado o processador topo de linha da Intel, o Pentium Pro (que alguns chamam de P6)
é um processador que está cada vez mais sendo utilizado, especialmente em servidores de rede.
17
Facilmente encontramos nos classificados micros baseados no Pentium Pro, alguns até com mais de
um processador por placa-mãe.
Ao que tudo indica, a Intel jogou um pouco para o escanteio a utilização do Pentium Pro
para usuário final (em outras palavras, eu, você e a torcida do Flamengo), pois está lançando o
Pentium MMX.
II- CISC vs. RISC
Todos os processadores até o Pentium utilizam uma tecnologia denominada CISC (Complex
Instruction Set Computing).
Esta classe de processadores possui um conjunto de instruções grande e uma área
denominada microcódigo, responsável por armazenar como o processador deve manipular cada
instrução individualmente.
À medida em que novas instruções eram acrescidas, o decodificador de instruções do
processador tinha que ficar mais complexo, o que o tornava mais lento.
O microcódigo ficava maior, o que acarretava, além da lentidão, um processador
fisicamente maior e mais difícil de ser construído. Isto quer dizer que, paradoxalmente, quanto mais
"poderoso" fosse o processador, mais lento e difícil de ser construído ele ficaria.
Para driblar este problema, a Intel inovava seus processadores com características
específicas de aumento de performance, como o cache de memória interno e arquitetura
superescalar (o Pentium funciona como se fosse dois processadores trabalhando em paralelo; ele é
capaz de executar duas instruções por pulso de clock).
A solução para construir processadores mais rápidos é a utilização da tecnologia RISC
(Reduced Instruction Set Computing).
Ao contrário da tecnologia CISC, processadores RISC são muito simples de serem
construídos, pois não possuem decodificador de instruções ou microcódigo. Cada bit de uma
instrução abre ou fecha um determinado circuito lógico dentro do processador, diretamente, fato
que torna este tipo de processador muito mais rápido.
Seria muito interessante que todos os processadores fossem RISC, mas existe um grande
problema: as duas tecnologias são incompatíveis. Assim, se os novos processadores da Intel fossem
totalmente RISC, você não poderia "rodar" nenhum programas que você já possui. Não daria certo,
né ?
A solução da Intel foi a construção de um processador híbrido: o Pentium Pro internamente
é um processador RISC o que, teoricamente, o tornaria muito mais rápido que um Pentium comum
sob uma mesma freqüência de operação (clock). Para compreender instruções CISC, há um
18
decodificador CISC à sua entrada, que transforma as instruções CISC recebidas em tantas
instruções RISC-equivalentes forem necessárias para executar a tarefa pretendida. Ao que parece,
esta tecnologia híbrida continuará existindo nos próximo processadores da Intel.
III-Entre erros e acertos
A idéia de construção de um processador híbrido é bastante interessante, pois faz com que
finalmente PCs possam ter uma performance realmente astronômica.
A Intel, porém, errou feio em um detalhe importante do projeto do Pentium Pro: o seu
decodificador CISC foi desenvolvido basicamente para trabalhar com código de 32 bits - ou seja,
com sistemas operacionais como o Windows NT, OS/2 e Netware.
Todos nós sabemos que a maioria dos usuários ainda trabalha com sistemas operacionais de
16 bits como o MS-DOS, Windows 3.x e Windows 95. (Nota: o Windows 95 é um sistema
operacional híbrido; apesar da Microsoft declarar que se trata de um "sistema operacional de 32
bits", isto não é totalmente verdade. Grande parte do seu código ainda é de 16 bits de modo a
tornar-se compatível com aplicativos escritos para o Windows 3.x).
Isto quer dizer que, se tivermos um Pentium-200 e um Pentium Pro-200, um Windows 3.11
será mais rápido no Pentium e não no Pentium Pro, por mais incrível que possa parecer.
IV- Conclusão:
Não vale a pena adquirir um micro baseado no Pentium Pro se você for utilizar MS-DOS,
Windows 3.x ou Windows 95.Processadores de outros fabricantes - em especial o 6x86 da Cyrix e o
5K86 da AMD - também possuem arquitetura híbrida CISC/RISC, com a vantagem de possuírem
um decodificador otimizado para código tanto de 32 bits quanto de 16 bits.
V- O Cache de Memória
A segunda grande diferença do Pentium Pro é em relação ao cache de memória. O Pentium
trabalha com dois caches de memória: um interno (chamado cache L1) de 16 KB e um externo
(chamado cache L2) com tamanho variável, normalmente na ordem de 256 KB ou 512 KB. O
Pentium Pro traz os dois caches dentro do próprio processador.
VI- Vantagens
- Velocidade. A placa-mãe trabalha no máximo a 66 MHz (um Pentium-200 trabalha com
200 MHz internamente e 66 MHz externamente). Isto quer dizer que num Pentium o acesso ao
cache de memória externo é feito, no máximo, a 66 MHz. No Pentium Pro, como o cache L2 é
19
interno, o acesso é feito na mesma freqüência do processador. Ou seja, um Pentium Pro-200 faz o
acesso ao cache de memória L2 a 200 MHz.
Existem duas versões de Pentium Pro: com cache L2 de 256 KB e de 512 KB (a Intel
promete o lançamento do Pentium Pro com 1 MB de cache L2 para breve), pois o cache L2 está
agora dentro do processador e não mais na placa-mãe.
Segundo a Intel, se o cache L2 do Pentium Pro fosse externo, seria necessário 2 MB de
cache para atingir a performance de um Pentium Pro com cache L2 integrado de 256 KB.
VII- Demais características do Pentium Pro
Arquitetura superescalar em tripla canalização - O Pentium Pro internamente funciona como
se fossem três processadores em paralelo, sendo capaz de executar até três instruções por pulso de
clock;
Execução Dinâmica - O Pentium Pro é capaz agora de ir carregando e executando instruções
que estão adiante do ponto em que o programa está sendo executado, de modo a manter as suas três
canalizações cheias a maior parte do tempo.
Melhorias do Controlador de Cache - Execução fora de ordem e previsão de desvio.
VIII- Resumo em inglês
The Pentium Pro processor family is Intel's next generation of performance for high-end
desktops, workstations and servers. The family consists of processors at 150 Mhz and higher and is
easily scalable to up to four microprocessors in a multiprocessor system.
The Pentium Pro processor delivers more performance than previous generation processors
through an innovation called Dynamic Execution. This is the next step beyond the superscalar
architecture implemented in the Pentium processor. This makes possible the advanced 3D
visualization and interactive capabilities required by today's high-end commercial and technical
applications and tomorrow's emerging applications. The Pentium Pro processor also includes
advanced data integrity, reliability, and serviceability features for mission critical applications.
PENTIUM - II
Pentium II é o nome comercial do Klamath, o Pentium Pro com tecnologia MMX. Mas
porque a Intel não o batizou simplesmente de "Pentium Pro MMX" como ocorreu no Pentium /
Pentium MMX ?
Apesar do núcleo do processador ser igual ao do Pentium Pro original, muita coisa muda
neste novo processador - o que justifica a mudança de nome.
20
Arquitetura Interna
O núcleo do Pentium Pro utiliza a tecnologia RISC, uma tecnologia que permite os
processadores tornarem-se mais rápidos. Entretanto, esta tecnologia é totalmente incompatível
com a tecnologia CISC - a tecnologia utilizada até o Pentium - o que significa que você não
poderia utilizar nenhum dos programas que você já possui. Obviamente isto não daria certo e a
solução encontrada foi a utilização de um núcleo RISC com um decodificador CISC. Quando um
programa é executado, este decodificador traduz as instruções CISC recebidas pelo
processador em instruções RISC - equivalentes para que o núcleo consiga processar. é
assim que o Pentium Pro funciona e o Pentium II também.
A Intel, porém, fez uma previsão errada e agora está tendo que voltar atrás. O decodificador
CISC do Pentium Pro foi otimizado para instruções de 32 bits, possuindo baixa performance para
instruções de 16 bits. Isto significa que o Pentium Pro só atinge o topo de sua performance quando
utilizado em conjunto com sistemas operacionais realmente de 32 bits - como Windows NT, OS/2 e
UNIX. O MS-DOS e o Windows 3.x utilizam código de 16 bits e o Windows 95 é um híbrido que
ainda utiliza muito código de 16 bits. Por mais incrível que possa parecer, se você utilizar Windows
3.x ou Windows 95 em um Pentium-200 e em um Pentium Pro-200, o seu sistema será mais rápido
no Pentium e não no Pentium Pro !
A correção deste problema vem no Pentium II: seu decodificador foi reescrito tendo em vista
uma utilização mais maciça de código de 16 bits. O que faz com que seja mais rápido do que o
Pentium Pro na execução de MS-DOS, Windows 3.x e Windows 95.
Mas não é só esta mudança que torna o novo Pentium II mais rápido: o cache de memória
L1passa a ser de 32 KB, dividido em dois de 16 KB, um para dados e outro para
instruç&otildees.
O problema encontrado na construção do Pentium II foi o seu tamanho. O Pentium Pro já é
um processador gigantesco, o que dirá um com um cache L1 maior ! Quanto maior o processador,
mais difícil sua construção: um maior índice de peças defeituosas durante o processo de
fabricação é atingido.
Analisando mais a fundo, veremos que a causa do tamanho assustador do Pentium Pro é a
decisão da Intel de ter integrado dentro do processador o cache L2, que até o Pentium era externo e
ficava na placa-mãe do micro. Como este circ;uito é muito grande, acaba ocupando a maior
parte do invólucro do processador.
21
Tecnicamente, a decisão de ter colocado o cache L2 dentro do próprio processador é correta.
A placa-mãe só consegue trabalhar a uma freqüência de, no máximo, 66 MHz. Este é um limite
físico. Todos os processadores acima de 66 MHz trabalham com algum esquema de multiplicação
de clock: o Pentium Pro-200, por exemplo, trabalha internamente com 200 MHz, porém sua
placa-mãe trabalha somente a 66 MHz. Até o Pentium, o acesso ao cache de memória pelo
processador era feito na freqüência da placa-mãe. No Pentium Pro o acesso é feito na
freqüência de operação interna, já que o cache está dentro do próprio processador. Com isto o
processador atinge uma performance astronômica.
No Pentium II não é bem isto o que acontece. O cache de memória L2 não está dentro do
processador como no Pentium Pro. Mas também não está na placa-mãe, como no Pentium.
Onde está o cache de memória ?
O Pentium II será construído em um novo tipo de embalagem chamada SEC (Single Edge
Contact). Este tipo de encapsulamento é, na verdade, um cartucho, bastante similar aos utilizados
por video-games e será encaixado em um soquete apropriado existente na placa-mãe. A tendência é
de que todos os futuros processadores da Intel utilizem este tipo de encapsulamento.
Dentro deste encapsulamento está o processador e o cache de memória L2. é um sistema
integrado e você deverá comprar o cartucho de acordo com a freqüência do processador que você
deseja e o tamanho do cache de memória. Ao que tudo indica, o cartucho do Pentium II poderá
ser vendido com basicamente três vers&otildees de cache de memória: 256 KB, 512 KB e 1 MB.
A separação do cache do processador gerou uma queda de performance significativa.
Enquanto no Pentium Pro a freqüência de operação do cache é a mesma freqüência de operação
interna do processador, no Pentium II a freqüência de operação do cache será a metade da
freqüência de operação interna do processador. Pior que o Pentium Pro, porém melhor que o
Pentium, onde o cache trabalha a, no máximo, 66 MHz.
É importante notar que, apesar disto, o Pentium II será mais rápido que o Pentium Pro por
causa de alguns motivos bem simples: aumento do cache L1 de 16 KB para 32 KB; reconstrução do
decodificador CISC e a utilização do conjunto de instruç&otildees MMX.
22
A tecnologia MMX
Para quem não lembra, a tecnologia MMX é um conjunto de instruç&otildees adicional
incorporado ao processador. Tarefas relacionadas a multimídia em geral - em especial
animaç&otildees gráficas e construção de polígonos sólidos em três dimens&otildees - eram
feitas ou através de componentes de hardware - tais como placas de vídeo mais caras - ou
através de software.
No que diz respeito ao software, como o processador não sabia como tratar uma imagem,
um desenho tridimensional complexo demorava muito tempo para ser desenhado na tela. As
instruç&otildees MMX "ensinam" ao processador a como trabalhar com elementos gráficos
diretamente, sem a necessidade de um hardware muito pesado e muito menos de um programa
complexo e lento. Se para fazer um desenho destes antes eram necessárias centenas de
instruç&otildees ao processador, agora com poucas instruç&otildees MMX o mesmo desenho é
feito. Ganha-se velocidade e simplicidade, tanto em software quanto em hardware.
FALSIFICAÇÃO DE PROCESSADORES
Atualmente, com a grande rotatividade no comércio de processadores novos surgindo a
cada mês é importante que o usuário saiba interpretar o que cada código impresso no processador
representa. Estas informações são de suma importância para identificar se o processador é realmente
verdadeiro, ou se é um processador adulterado.
PROCESSADORES PENTIUM
Iremos agora demonstrar como interpretar todos os números que existem estampados
debaixo dos processadores Pentium, Pentium MMX e Pentium Pro.
Na área interna do processador, entre os seus terminais, existem 4 linhas:
1º Linha: Uma série alfanumérica que identifica data e local de fabricação, da seguinte
forma:
O 1º caractere indica o código da fábrica que produziu o processador.
O 2º indica o último algarismo do ano de fabricação.
O 3º e 4º números indicam a semana de fabricação.
Os demais números indicam o número de lote / código interno de fabricação.
23
Ex: A6163204AC
II I I
II I +---à Número do lote
II +------à Semana de fabricação
II ( 16º semana do ano )
I+----------à Ano de fabricação ( 1996 )
+-----------à fábrica
2º Linha: País de fabricação ( Ex: MALAY, para a Malásia )
3º Linha: Código oficial do processador e sua frequência de operação.
Todo Pentium possui código BP80502, seguido de sua frequência de operação, já o Pentium
Pro possui código BP80521, seguido de sua frequência de operação.
Ex: BP80502100 para um Pentium – 100
4º Linha: SPEC, tensão de alimentação do processador, tipo de chipset e se o processador
pode trabalhar com mais de um processador na mesma placa – mãe, no formato “xxxxx/abc”, onde:
xxxxx é o SPEC do processador
“a” é a tensão de alimentação do processador:
s” significa alimentação entre 3,135 v e 3,6 v
“v” significa alimentação “VRE”, ou seja, entre 3,4 e 3,6 v.
“b” é o tipo de sincronização que o chipset dever utilizar. Valores possíveis: “M” e “S”.
Atualmente todos os chipsets aceitam qualquer uma das duas sincronizações.
“c” Modo de operação:
“S” – permite a utilização de mais de um processador por placa – mãe
“U” – não permite
24
Há ainda a marcação em baixo relevo, “i133” para Pentium – 133 e “ipp” para os demais
processadores.
FALSIFICAÇÃO DE PROCESSADORES PENTIUM
Para a falsificação de processadores como o Pentium 100, os falsificadores lixavam a
inscrição de baixo relevo e colocavam um adesivo com inscrições como Pentium 300 ou “VOID IF
REMOVED” que significa que o usuário perde a garantia se o adesivo for removido, deste modo a
etiqueta muitas vezes não é retirada.
Após falsificarem processadores Pentium e circuitos de cache de memória, agora estão
falsificando o novo processador da Intel, o Pentium II.
O método que os falsificadores estão empregando no Pentium II é o mesmo que
empregavam na falsificação do Pentium Clássico: a remarcação, que consiste em remover o
decalque original do processador e colocar outra inscrição em seu lugar. Assim, um Pentium II-233
pode ser adulterado e “transformado” num Pentium II-266. O usuário tem de ficar muito alerta para
não pagar caro por um processador falso.
No caso do Pentium Clássico, havia a colaboração da placa-mãe. Como a placa-mãe
precisava ser configurada manualmente para informar ao processador a sua multiplicação de clock –
o que era feito através de jumpers de configuração - , muitos usuários acabavam iludidos com a
marcação falsa do processador, configurando a placa e como se o processador fosse “verdadeiro”.
Por exemplo, um Pentium – 133 remarcado para Pentium – 166 poderia ser facilmente configurado
a trabalhar internamente com 166 MHz. Inclusive, na maioria das vezes, o processador trabalhava
em overclock ( ou seja, com o clock acima do especificado ) sem apresentar problemas.
No caso do Pentium II, a multiplicação de clock vem configurada de fábrica internamente,
dentro do cartucho do processador. O usuário não tem acesso a essa configuração, inclusive para
evitar o overclock e a falsificação. Mas os falsificadores abrem o cartucho do processador e fazem
uma “gambiarra” na plaquinha onde o processador e o cache L2 estão instalados, fazendo com que
o processador trabalhe com um clock acima do especificado.
Com o processador falsificado trabalhará em overclock, diversos erros podem ocorrer, como
congelamentos, excesso de erros de Falha Geral de Proteção e resets aleatórios.
25
COMO IDENTIFICAR PROCESSADORES FALSIFICADOS
Como para fazer a modificação do processador é necessário abrir o seu cartucho, em geral
nos processadores falsificados há evidências de que o cartucho foi aberto com uma ferramenta (
uma chave de fendas, por exemplo ). As presilhas que fecham o cartucho ficam entortadas e um
pouco mais abertas, como é demostrado na ilustração.
Os processadores Pentium II – 300 e superiores utilizam o código de correção de erros ECC
no cache de memória L2, enquanto processadores com frequência inferiores não o utilizam. Através
de um programa podemos ler o registrador do processador que indica se o ECC está habilitado ou
não. Se o processador for de 300 MHz ou superior e o ECC estiver desabilitado, muito
provavelmente isso indica que o processador é na verdade, remarcado ( um Pentium II – 266
remarcado para 300 MHz, por exemplo ). Estes programas são:
· ftp://ftp. Gabrieltorres.com/pub/programas/
ctp2info.zip ( versão DOS ) ou
26
· ftp://ftp.gabrieltorres.com/pub/programas/
ctp2infw.zip ( versão para windows 9x ).
Note, entretanto que se o processador for um Pentium II – 233 remarcado para 266 MHz o
programa não indicará nada de anormal, bem como se o processador for um Pentium II – 300
remarcado para trabalhar a uma frequência de operação maior.
ABSTRACT
Nowadays, with the bigger and faster commerce of new processors appearing is importamt
that the usuary knowing explain what wich code in the processor represent. This informations are
very important for identify if the processor is legal, or if the processor is falsifier.
27
REFERÊNCIA BIBLIOGRÁFICA
Internet:
Site de Hardware do Professor Gabriel Torres, www.gabrieltorres.com.br
Multimídia:
CD – ROM da Intel
Outros:
Sérgio R. Antunes, Revista “ Desenvolvendo a Tecnologia do Pentium – MMX, Ed. Fittipaldi.
São Paulo – SP, 1998.
28

Mais conteúdo relacionado

Mais procurados

Arquitetura de Computadores: Barramentos e instruções
Arquitetura de Computadores: Barramentos e instruçõesArquitetura de Computadores: Barramentos e instruções
Arquitetura de Computadores: Barramentos e instruçõesAlex Camargo
 
Computador de Bordo, Linux
Computador de Bordo, LinuxComputador de Bordo, Linux
Computador de Bordo, Linuxbarrosjonatas
 
Arquiteturas de Computadores Paralelos
Arquiteturas de Computadores ParalelosArquiteturas de Computadores Paralelos
Arquiteturas de Computadores ParalelosElaine Cecília Gatto
 
Pcs2031 projeto01 introducao_pic_v4
Pcs2031 projeto01 introducao_pic_v4Pcs2031 projeto01 introducao_pic_v4
Pcs2031 projeto01 introducao_pic_v4Flávia Martins
 
Arquitetura de Computadores: Unidade central de processamento
Arquitetura de Computadores: Unidade central de processamentoArquitetura de Computadores: Unidade central de processamento
Arquitetura de Computadores: Unidade central de processamentoAlex Camargo
 
Arquitetura de Computadores: Evolução dos computadores
Arquitetura de Computadores: Evolução dos computadoresArquitetura de Computadores: Evolução dos computadores
Arquitetura de Computadores: Evolução dos computadoresAlex Camargo
 
Hierarquia de memória
Hierarquia de memóriaHierarquia de memória
Hierarquia de memóriaPAULO Moreira
 
Descrição dos componentes
Descrição dos componentesDescrição dos componentes
Descrição dos componentesTiago
 
Hardware
HardwareHardware
HardwareTiago
 
Apresentacao
ApresentacaoApresentacao
Apresentacaopcassio23
 
Aula 5 de Arquitetura de Computadores
Aula 5 de Arquitetura de ComputadoresAula 5 de Arquitetura de Computadores
Aula 5 de Arquitetura de ComputadoresMarco Silva
 
Memoria cache princípio da localidade
Memoria cache   princípio da localidadeMemoria cache   princípio da localidade
Memoria cache princípio da localidadeClaudia Costa
 
Sistemas Operacionais - Aula 06 (Estrutura do S.O)
Sistemas Operacionais - Aula 06 (Estrutura do S.O)Sistemas Operacionais - Aula 06 (Estrutura do S.O)
Sistemas Operacionais - Aula 06 (Estrutura do S.O)Leinylson Fontinele
 
Arquitetura de Computadores: Sistemas de numeração
Arquitetura de Computadores: Sistemas de numeraçãoArquitetura de Computadores: Sistemas de numeração
Arquitetura de Computadores: Sistemas de numeraçãoAlex Camargo
 
Hardware questionario 03
Hardware   questionario 03Hardware   questionario 03
Hardware questionario 03Tiago
 

Mais procurados (20)

Arquitetura de Computadores: Barramentos e instruções
Arquitetura de Computadores: Barramentos e instruçõesArquitetura de Computadores: Barramentos e instruções
Arquitetura de Computadores: Barramentos e instruções
 
Computador de Bordo, Linux
Computador de Bordo, LinuxComputador de Bordo, Linux
Computador de Bordo, Linux
 
Arquiteturas de Computadores Paralelos
Arquiteturas de Computadores ParalelosArquiteturas de Computadores Paralelos
Arquiteturas de Computadores Paralelos
 
Pcs2031 projeto01 introducao_pic_v4
Pcs2031 projeto01 introducao_pic_v4Pcs2031 projeto01 introducao_pic_v4
Pcs2031 projeto01 introducao_pic_v4
 
Artigo memórias
Artigo memóriasArtigo memórias
Artigo memórias
 
Arquitetura de Computadores: Unidade central de processamento
Arquitetura de Computadores: Unidade central de processamentoArquitetura de Computadores: Unidade central de processamento
Arquitetura de Computadores: Unidade central de processamento
 
Arquitetura de Computadores: Evolução dos computadores
Arquitetura de Computadores: Evolução dos computadoresArquitetura de Computadores: Evolução dos computadores
Arquitetura de Computadores: Evolução dos computadores
 
Hierarquia de memória
Hierarquia de memóriaHierarquia de memória
Hierarquia de memória
 
Transputer
TransputerTransputer
Transputer
 
Descrição dos componentes
Descrição dos componentesDescrição dos componentes
Descrição dos componentes
 
Hardware
HardwareHardware
Hardware
 
Apresentacao
ApresentacaoApresentacao
Apresentacao
 
Superescalaridade
SuperescalaridadeSuperescalaridade
Superescalaridade
 
Aula 06-oac-memoria-principal
Aula 06-oac-memoria-principalAula 06-oac-memoria-principal
Aula 06-oac-memoria-principal
 
Aula 5 de Arquitetura de Computadores
Aula 5 de Arquitetura de ComputadoresAula 5 de Arquitetura de Computadores
Aula 5 de Arquitetura de Computadores
 
Memoria cache princípio da localidade
Memoria cache   princípio da localidadeMemoria cache   princípio da localidade
Memoria cache princípio da localidade
 
Sistemas Operacionais - Aula 06 (Estrutura do S.O)
Sistemas Operacionais - Aula 06 (Estrutura do S.O)Sistemas Operacionais - Aula 06 (Estrutura do S.O)
Sistemas Operacionais - Aula 06 (Estrutura do S.O)
 
F oc aula_04
F oc aula_04F oc aula_04
F oc aula_04
 
Arquitetura de Computadores: Sistemas de numeração
Arquitetura de Computadores: Sistemas de numeraçãoArquitetura de Computadores: Sistemas de numeração
Arquitetura de Computadores: Sistemas de numeração
 
Hardware questionario 03
Hardware   questionario 03Hardware   questionario 03
Hardware questionario 03
 

Destaque

A contribution to new material standards for Ductile Ironsand Austempered Duc...
A contribution to new material standards for Ductile Ironsand Austempered Duc...A contribution to new material standards for Ductile Ironsand Austempered Duc...
A contribution to new material standards for Ductile Ironsand Austempered Duc...Franco Zanardi
 
Taller 1 cristhian pozo, paola cruz
Taller 1 cristhian pozo, paola cruzTaller 1 cristhian pozo, paola cruz
Taller 1 cristhian pozo, paola cruzpaoc1204
 
História e a evolução do Computador
 História e a evolução do Computador História e a evolução do Computador
História e a evolução do ComputadorANDRÉA LEMOS
 
MBA Internship Presentation - Customer Awareness and Market potential of geo...
MBA Internship Presentation -  Customer Awareness and Market potential of geo...MBA Internship Presentation -  Customer Awareness and Market potential of geo...
MBA Internship Presentation - Customer Awareness and Market potential of geo...Santanu Das
 
THE IMPACT OF ICT IN QUANTITY SURVEYING
THE IMPACT OF ICT IN QUANTITY SURVEYINGTHE IMPACT OF ICT IN QUANTITY SURVEYING
THE IMPACT OF ICT IN QUANTITY SURVEYINGSolomon Rex Borchers
 
Smart 看 tv!
Smart 看 tv!Smart 看 tv!
Smart 看 tv!Becker Lai
 
Stephen J. Gould - Scientific Author of The Measure of a Man
Stephen J. Gould - Scientific Author of The Measure of a ManStephen J. Gould - Scientific Author of The Measure of a Man
Stephen J. Gould - Scientific Author of The Measure of a ManKarolina Dziunikowska
 
2017 03-01-forensics 1488330715
2017 03-01-forensics 14883307152017 03-01-forensics 1488330715
2017 03-01-forensics 1488330715APNIC
 
Pulso, presión arterial, pulso venoso.
Pulso, presión arterial, pulso venoso. Pulso, presión arterial, pulso venoso.
Pulso, presión arterial, pulso venoso. eguer5
 
Proyecto trabajo "Los perros"- 3 años
Proyecto trabajo "Los perros"- 3 añosProyecto trabajo "Los perros"- 3 años
Proyecto trabajo "Los perros"- 3 añosotiguzman
 
Mapa conceitual - conhecimento e lógica
Mapa conceitual - conhecimento e lógicaMapa conceitual - conhecimento e lógica
Mapa conceitual - conhecimento e lógicaGilberto Cotrim
 
Easypublication, Création de catalogues interactifs et flipbook HTML5
Easypublication, Création de catalogues interactifs et flipbook HTML5Easypublication, Création de catalogues interactifs et flipbook HTML5
Easypublication, Création de catalogues interactifs et flipbook HTML5Kevin Le Meilleur
 
Plan De Diapos
Plan De DiaposPlan De Diapos
Plan De Diapossafisafa
 

Destaque (20)

A contribution to new material standards for Ductile Ironsand Austempered Duc...
A contribution to new material standards for Ductile Ironsand Austempered Duc...A contribution to new material standards for Ductile Ironsand Austempered Duc...
A contribution to new material standards for Ductile Ironsand Austempered Duc...
 
Resultados
ResultadosResultados
Resultados
 
Taller 1 cristhian pozo, paola cruz
Taller 1 cristhian pozo, paola cruzTaller 1 cristhian pozo, paola cruz
Taller 1 cristhian pozo, paola cruz
 
Transporte
TransporteTransporte
Transporte
 
La dama del alba (refranes)
La dama del alba (refranes)La dama del alba (refranes)
La dama del alba (refranes)
 
História e a evolução do Computador
 História e a evolução do Computador História e a evolução do Computador
História e a evolução do Computador
 
Operaciones
OperacionesOperaciones
Operaciones
 
MBA Internship Presentation - Customer Awareness and Market potential of geo...
MBA Internship Presentation -  Customer Awareness and Market potential of geo...MBA Internship Presentation -  Customer Awareness and Market potential of geo...
MBA Internship Presentation - Customer Awareness and Market potential of geo...
 
THE IMPACT OF ICT IN QUANTITY SURVEYING
THE IMPACT OF ICT IN QUANTITY SURVEYINGTHE IMPACT OF ICT IN QUANTITY SURVEYING
THE IMPACT OF ICT IN QUANTITY SURVEYING
 
Smart 看 tv!
Smart 看 tv!Smart 看 tv!
Smart 看 tv!
 
Stephen J. Gould - Scientific Author of The Measure of a Man
Stephen J. Gould - Scientific Author of The Measure of a ManStephen J. Gould - Scientific Author of The Measure of a Man
Stephen J. Gould - Scientific Author of The Measure of a Man
 
2017 03-01-forensics 1488330715
2017 03-01-forensics 14883307152017 03-01-forensics 1488330715
2017 03-01-forensics 1488330715
 
Pulso, presión arterial, pulso venoso.
Pulso, presión arterial, pulso venoso. Pulso, presión arterial, pulso venoso.
Pulso, presión arterial, pulso venoso.
 
Entrada blog exploradores 2
Entrada blog exploradores 2Entrada blog exploradores 2
Entrada blog exploradores 2
 
Proyecto trabajo "Los perros"- 3 años
Proyecto trabajo "Los perros"- 3 añosProyecto trabajo "Los perros"- 3 años
Proyecto trabajo "Los perros"- 3 años
 
Mapa conceitual - conhecimento e lógica
Mapa conceitual - conhecimento e lógicaMapa conceitual - conhecimento e lógica
Mapa conceitual - conhecimento e lógica
 
Manual cardiología 2015
Manual cardiología 2015Manual cardiología 2015
Manual cardiología 2015
 
Hinh6 chuong2 kiem 15
Hinh6 chuong2 kiem 15Hinh6 chuong2 kiem 15
Hinh6 chuong2 kiem 15
 
Easypublication, Création de catalogues interactifs et flipbook HTML5
Easypublication, Création de catalogues interactifs et flipbook HTML5Easypublication, Création de catalogues interactifs et flipbook HTML5
Easypublication, Création de catalogues interactifs et flipbook HTML5
 
Plan De Diapos
Plan De DiaposPlan De Diapos
Plan De Diapos
 

Semelhante a Pentium MMX: Uma análise da tecnologia multimídia MMX

parte2 fundamentos de arquitetura 1 e 2 pdf
parte2 fundamentos de arquitetura 1 e 2 pdfparte2 fundamentos de arquitetura 1 e 2 pdf
parte2 fundamentos de arquitetura 1 e 2 pdfAriclenesKinkela
 
Trabalho sobre processadores
Trabalho sobre processadoresTrabalho sobre processadores
Trabalho sobre processadoresTiago
 
Pic apostila
Pic apostilaPic apostila
Pic apostilamoschen
 
Material Auxiliar Para Curso BáSico Msp430 1 A 54
Material Auxiliar Para Curso BáSico Msp430   1 A 54Material Auxiliar Para Curso BáSico Msp430   1 A 54
Material Auxiliar Para Curso BáSico Msp430 1 A 54Texas Instruments
 
Máquinas Multiníveis - Nível da Microarquitetura
Máquinas Multiníveis - Nível da MicroarquiteturaMáquinas Multiníveis - Nível da Microarquitetura
Máquinas Multiníveis - Nível da MicroarquiteturaLincoln Lamas
 
Introdução a computação 04
Introdução a computação 04Introdução a computação 04
Introdução a computação 04Felipe Pereira
 
Introdução a computação 04 (1)
Introdução a computação 04 (1)Introdução a computação 04 (1)
Introdução a computação 04 (1)Felipe Pereira
 
10 apostila microcontroladores
10  apostila microcontroladores10  apostila microcontroladores
10 apostila microcontroladoresAlyson Cavalcante
 
Relatório de Projeto - Desenvolvimento de um Controlador de Rotação para Moto...
Relatório de Projeto - Desenvolvimento de um Controlador de Rotação para Moto...Relatório de Projeto - Desenvolvimento de um Controlador de Rotação para Moto...
Relatório de Projeto - Desenvolvimento de um Controlador de Rotação para Moto...Gustavo Fernandes
 
Hierarquia dos Processadores da Intel.pptx
Hierarquia dos Processadores da Intel.pptxHierarquia dos Processadores da Intel.pptx
Hierarquia dos Processadores da Intel.pptxOsvaldoJooNhabete
 
Protocolo de memória I2C e SPI
Protocolo de memória I2C e SPIProtocolo de memória I2C e SPI
Protocolo de memória I2C e SPIPedro Raphael
 
Processador mips - parte operativa e parte de controle
Processador mips - parte operativa e parte de controleProcessador mips - parte operativa e parte de controle
Processador mips - parte operativa e parte de controleBruno Andretti Duarte
 
1 história e características dos microcontroladores pic
1 história e características dos microcontroladores pic1 história e características dos microcontroladores pic
1 história e características dos microcontroladores picAnderson Inácio Morais
 
Arquiteturas Paralelas e Distribuídas - Aula 4 - Arquitetura Superescalar
Arquiteturas Paralelas e Distribuídas - Aula 4 - Arquitetura SuperescalarArquiteturas Paralelas e Distribuídas - Aula 4 - Arquitetura Superescalar
Arquiteturas Paralelas e Distribuídas - Aula 4 - Arquitetura SuperescalarCleber Fonseca
 

Semelhante a Pentium MMX: Uma análise da tecnologia multimídia MMX (20)

Processador mips - pipeline
Processador mips - pipelineProcessador mips - pipeline
Processador mips - pipeline
 
parte2 fundamentos de arquitetura 1 e 2 pdf
parte2 fundamentos de arquitetura 1 e 2 pdfparte2 fundamentos de arquitetura 1 e 2 pdf
parte2 fundamentos de arquitetura 1 e 2 pdf
 
Trabalho sobre processadores
Trabalho sobre processadoresTrabalho sobre processadores
Trabalho sobre processadores
 
Pic apostila
Pic apostilaPic apostila
Pic apostila
 
Material Auxiliar Para Curso BáSico Msp430 1 A 54
Material Auxiliar Para Curso BáSico Msp430   1 A 54Material Auxiliar Para Curso BáSico Msp430   1 A 54
Material Auxiliar Para Curso BáSico Msp430 1 A 54
 
Máquinas Multiníveis - Nível da Microarquitetura
Máquinas Multiníveis - Nível da MicroarquiteturaMáquinas Multiníveis - Nível da Microarquitetura
Máquinas Multiníveis - Nível da Microarquitetura
 
Exer ic prova
Exer ic provaExer ic prova
Exer ic prova
 
Introdução a computação 04
Introdução a computação 04Introdução a computação 04
Introdução a computação 04
 
Introdução a computação 04 (1)
Introdução a computação 04 (1)Introdução a computação 04 (1)
Introdução a computação 04 (1)
 
Hardware
Hardware Hardware
Hardware
 
10 apostila microcontroladores
10  apostila microcontroladores10  apostila microcontroladores
10 apostila microcontroladores
 
Relatório de Projeto - Desenvolvimento de um Controlador de Rotação para Moto...
Relatório de Projeto - Desenvolvimento de um Controlador de Rotação para Moto...Relatório de Projeto - Desenvolvimento de um Controlador de Rotação para Moto...
Relatório de Projeto - Desenvolvimento de um Controlador de Rotação para Moto...
 
Apostila cpic
Apostila cpicApostila cpic
Apostila cpic
 
[Ottoni micro05] resume
[Ottoni micro05] resume[Ottoni micro05] resume
[Ottoni micro05] resume
 
Hierarquia dos Processadores da Intel.pptx
Hierarquia dos Processadores da Intel.pptxHierarquia dos Processadores da Intel.pptx
Hierarquia dos Processadores da Intel.pptx
 
SDAC 12º - M9 TGEI
SDAC 12º - M9 TGEISDAC 12º - M9 TGEI
SDAC 12º - M9 TGEI
 
Protocolo de memória I2C e SPI
Protocolo de memória I2C e SPIProtocolo de memória I2C e SPI
Protocolo de memória I2C e SPI
 
Processador mips - parte operativa e parte de controle
Processador mips - parte operativa e parte de controleProcessador mips - parte operativa e parte de controle
Processador mips - parte operativa e parte de controle
 
1 história e características dos microcontroladores pic
1 história e características dos microcontroladores pic1 história e características dos microcontroladores pic
1 história e características dos microcontroladores pic
 
Arquiteturas Paralelas e Distribuídas - Aula 4 - Arquitetura Superescalar
Arquiteturas Paralelas e Distribuídas - Aula 4 - Arquitetura SuperescalarArquiteturas Paralelas e Distribuídas - Aula 4 - Arquitetura Superescalar
Arquiteturas Paralelas e Distribuídas - Aula 4 - Arquitetura Superescalar
 

Mais de Tiago

Programacao php moodle
Programacao php moodleProgramacao php moodle
Programacao php moodleTiago
 
Apostila cdtc dotproject
Apostila cdtc dotprojectApostila cdtc dotproject
Apostila cdtc dotprojectTiago
 
6572501 ldp-apostila-de-turbo-pascal
6572501 ldp-apostila-de-turbo-pascal6572501 ldp-apostila-de-turbo-pascal
6572501 ldp-apostila-de-turbo-pascalTiago
 
Guia rapido de_pascal
Guia rapido de_pascalGuia rapido de_pascal
Guia rapido de_pascalTiago
 
Python bge
Python bgePython bge
Python bgeTiago
 
Curso python
Curso pythonCurso python
Curso pythonTiago
 
Curso python
Curso pythonCurso python
Curso pythonTiago
 
Aula 01 python
Aula 01 pythonAula 01 python
Aula 01 pythonTiago
 
Threading in c_sharp
Threading in c_sharpThreading in c_sharp
Threading in c_sharpTiago
 
Retirar acentos de_determinado_texto_em_c_sharp
Retirar acentos de_determinado_texto_em_c_sharpRetirar acentos de_determinado_texto_em_c_sharp
Retirar acentos de_determinado_texto_em_c_sharpTiago
 
Remover caracteres especiais_texto_em_c_sharp
Remover caracteres especiais_texto_em_c_sharpRemover caracteres especiais_texto_em_c_sharp
Remover caracteres especiais_texto_em_c_sharpTiago
 
Obter ip da_internet_em_c_sharp
Obter ip da_internet_em_c_sharpObter ip da_internet_em_c_sharp
Obter ip da_internet_em_c_sharpTiago
 
Metodo using no_c_sharp
Metodo using no_c_sharpMetodo using no_c_sharp
Metodo using no_c_sharpTiago
 
Introdução ao c# para iniciantes
Introdução ao c# para iniciantesIntrodução ao c# para iniciantes
Introdução ao c# para iniciantesTiago
 
Interfaces windows em c sharp
Interfaces windows em c sharpInterfaces windows em c sharp
Interfaces windows em c sharpTiago
 
Filestream sistema arquivos
Filestream  sistema arquivosFilestream  sistema arquivos
Filestream sistema arquivosTiago
 
Curso linux professor rafael
Curso linux professor rafaelCurso linux professor rafael
Curso linux professor rafaelTiago
 
Curso de shell
Curso de shellCurso de shell
Curso de shellTiago
 
Controle lpt em_c_sharp
Controle lpt em_c_sharpControle lpt em_c_sharp
Controle lpt em_c_sharpTiago
 
Classes csharp
Classes csharpClasses csharp
Classes csharpTiago
 

Mais de Tiago (20)

Programacao php moodle
Programacao php moodleProgramacao php moodle
Programacao php moodle
 
Apostila cdtc dotproject
Apostila cdtc dotprojectApostila cdtc dotproject
Apostila cdtc dotproject
 
6572501 ldp-apostila-de-turbo-pascal
6572501 ldp-apostila-de-turbo-pascal6572501 ldp-apostila-de-turbo-pascal
6572501 ldp-apostila-de-turbo-pascal
 
Guia rapido de_pascal
Guia rapido de_pascalGuia rapido de_pascal
Guia rapido de_pascal
 
Python bge
Python bgePython bge
Python bge
 
Curso python
Curso pythonCurso python
Curso python
 
Curso python
Curso pythonCurso python
Curso python
 
Aula 01 python
Aula 01 pythonAula 01 python
Aula 01 python
 
Threading in c_sharp
Threading in c_sharpThreading in c_sharp
Threading in c_sharp
 
Retirar acentos de_determinado_texto_em_c_sharp
Retirar acentos de_determinado_texto_em_c_sharpRetirar acentos de_determinado_texto_em_c_sharp
Retirar acentos de_determinado_texto_em_c_sharp
 
Remover caracteres especiais_texto_em_c_sharp
Remover caracteres especiais_texto_em_c_sharpRemover caracteres especiais_texto_em_c_sharp
Remover caracteres especiais_texto_em_c_sharp
 
Obter ip da_internet_em_c_sharp
Obter ip da_internet_em_c_sharpObter ip da_internet_em_c_sharp
Obter ip da_internet_em_c_sharp
 
Metodo using no_c_sharp
Metodo using no_c_sharpMetodo using no_c_sharp
Metodo using no_c_sharp
 
Introdução ao c# para iniciantes
Introdução ao c# para iniciantesIntrodução ao c# para iniciantes
Introdução ao c# para iniciantes
 
Interfaces windows em c sharp
Interfaces windows em c sharpInterfaces windows em c sharp
Interfaces windows em c sharp
 
Filestream sistema arquivos
Filestream  sistema arquivosFilestream  sistema arquivos
Filestream sistema arquivos
 
Curso linux professor rafael
Curso linux professor rafaelCurso linux professor rafael
Curso linux professor rafael
 
Curso de shell
Curso de shellCurso de shell
Curso de shell
 
Controle lpt em_c_sharp
Controle lpt em_c_sharpControle lpt em_c_sharp
Controle lpt em_c_sharp
 
Classes csharp
Classes csharpClasses csharp
Classes csharp
 

Último

11oC_-_Mural_de_Portugues_4m35.pptxTrabalho do Ensino Profissional turma do 1...
11oC_-_Mural_de_Portugues_4m35.pptxTrabalho do Ensino Profissional turma do 1...11oC_-_Mural_de_Portugues_4m35.pptxTrabalho do Ensino Profissional turma do 1...
11oC_-_Mural_de_Portugues_4m35.pptxTrabalho do Ensino Profissional turma do 1...licinioBorges
 
DESAFIO LITERÁRIO - 2024 - EASB/ÁRVORE -
DESAFIO LITERÁRIO - 2024 - EASB/ÁRVORE -DESAFIO LITERÁRIO - 2024 - EASB/ÁRVORE -
DESAFIO LITERÁRIO - 2024 - EASB/ÁRVORE -Aline Santana
 
COMPETÊNCIA 1 DA REDAÇÃO DO ENEM - REDAÇÃO ENEM
COMPETÊNCIA 1 DA REDAÇÃO DO ENEM - REDAÇÃO ENEMCOMPETÊNCIA 1 DA REDAÇÃO DO ENEM - REDAÇÃO ENEM
COMPETÊNCIA 1 DA REDAÇÃO DO ENEM - REDAÇÃO ENEMVanessaCavalcante37
 
William J. Bennett - O livro das virtudes para Crianças.pdf
William J. Bennett - O livro das virtudes para Crianças.pdfWilliam J. Bennett - O livro das virtudes para Crianças.pdf
William J. Bennett - O livro das virtudes para Crianças.pdfAdrianaCunha84
 
CD_B3_C_ Criar e editar conteúdos digitais em diferentes formatos_índice.pdf
CD_B3_C_ Criar e editar conteúdos digitais em diferentes formatos_índice.pdfCD_B3_C_ Criar e editar conteúdos digitais em diferentes formatos_índice.pdf
CD_B3_C_ Criar e editar conteúdos digitais em diferentes formatos_índice.pdfManuais Formação
 
Modelos de Desenvolvimento Motor - Gallahue, Newell e Tani
Modelos de Desenvolvimento Motor - Gallahue, Newell e TaniModelos de Desenvolvimento Motor - Gallahue, Newell e Tani
Modelos de Desenvolvimento Motor - Gallahue, Newell e TaniCassio Meira Jr.
 
[Bloco 7] Recomposição das Aprendizagens.pptx
[Bloco 7] Recomposição das Aprendizagens.pptx[Bloco 7] Recomposição das Aprendizagens.pptx
[Bloco 7] Recomposição das Aprendizagens.pptxLinoReisLino
 
LEMBRANDO A MORTE E CELEBRANDO A RESSUREIÇÃO
LEMBRANDO A MORTE E CELEBRANDO A RESSUREIÇÃOLEMBRANDO A MORTE E CELEBRANDO A RESSUREIÇÃO
LEMBRANDO A MORTE E CELEBRANDO A RESSUREIÇÃOColégio Santa Teresinha
 
Bullying - Texto e cruzadinha
Bullying        -     Texto e cruzadinhaBullying        -     Texto e cruzadinha
Bullying - Texto e cruzadinhaMary Alvarenga
 
activIDADES CUENTO lobo esta CUENTO CUARTO GRADO
activIDADES CUENTO  lobo esta  CUENTO CUARTO GRADOactivIDADES CUENTO  lobo esta  CUENTO CUARTO GRADO
activIDADES CUENTO lobo esta CUENTO CUARTO GRADOcarolinacespedes23
 
Bullying - Atividade com caça- palavras
Bullying   - Atividade com  caça- palavrasBullying   - Atividade com  caça- palavras
Bullying - Atividade com caça- palavrasMary Alvarenga
 
A horta do Senhor Lobo que protege a sua horta.
A horta do Senhor Lobo que protege a sua horta.A horta do Senhor Lobo que protege a sua horta.
A horta do Senhor Lobo que protege a sua horta.silves15
 
Gerenciando a Aprendizagem Organizacional
Gerenciando a Aprendizagem OrganizacionalGerenciando a Aprendizagem Organizacional
Gerenciando a Aprendizagem OrganizacionalJacqueline Cerqueira
 
AULA SOBRE AMERICA LATINA E ANGLO SAXONICA.pptx
AULA SOBRE AMERICA LATINA E ANGLO SAXONICA.pptxAULA SOBRE AMERICA LATINA E ANGLO SAXONICA.pptx
AULA SOBRE AMERICA LATINA E ANGLO SAXONICA.pptxLaurindo6
 
Slides Lição 4, Betel, Ordenança quanto à contribuição financeira, 2Tr24.pptx
Slides Lição 4, Betel, Ordenança quanto à contribuição financeira, 2Tr24.pptxSlides Lição 4, Betel, Ordenança quanto à contribuição financeira, 2Tr24.pptx
Slides Lição 4, Betel, Ordenança quanto à contribuição financeira, 2Tr24.pptxLuizHenriquedeAlmeid6
 
1.ª Fase do Modernismo Brasileira - Contexto histórico, autores e obras.
1.ª Fase do Modernismo Brasileira - Contexto histórico, autores e obras.1.ª Fase do Modernismo Brasileira - Contexto histórico, autores e obras.
1.ª Fase do Modernismo Brasileira - Contexto histórico, autores e obras.MrPitobaldo
 
A Arte de Escrever Poemas - Dia das Mães
A Arte de Escrever Poemas - Dia das MãesA Arte de Escrever Poemas - Dia das Mães
A Arte de Escrever Poemas - Dia das MãesMary Alvarenga
 
Slides Lição 5, CPAD, Os Inimigos do Cristão, 2Tr24, Pr Henrique.pptx
Slides Lição 5, CPAD, Os Inimigos do Cristão, 2Tr24, Pr Henrique.pptxSlides Lição 5, CPAD, Os Inimigos do Cristão, 2Tr24, Pr Henrique.pptx
Slides Lição 5, CPAD, Os Inimigos do Cristão, 2Tr24, Pr Henrique.pptxLuizHenriquedeAlmeid6
 
Literatura Brasileira - escolas literárias.ppt
Literatura Brasileira - escolas literárias.pptLiteratura Brasileira - escolas literárias.ppt
Literatura Brasileira - escolas literárias.pptMaiteFerreira4
 
Nova BNCC Atualizada para novas pesquisas
Nova BNCC Atualizada para novas pesquisasNova BNCC Atualizada para novas pesquisas
Nova BNCC Atualizada para novas pesquisasraveccavp
 

Último (20)

11oC_-_Mural_de_Portugues_4m35.pptxTrabalho do Ensino Profissional turma do 1...
11oC_-_Mural_de_Portugues_4m35.pptxTrabalho do Ensino Profissional turma do 1...11oC_-_Mural_de_Portugues_4m35.pptxTrabalho do Ensino Profissional turma do 1...
11oC_-_Mural_de_Portugues_4m35.pptxTrabalho do Ensino Profissional turma do 1...
 
DESAFIO LITERÁRIO - 2024 - EASB/ÁRVORE -
DESAFIO LITERÁRIO - 2024 - EASB/ÁRVORE -DESAFIO LITERÁRIO - 2024 - EASB/ÁRVORE -
DESAFIO LITERÁRIO - 2024 - EASB/ÁRVORE -
 
COMPETÊNCIA 1 DA REDAÇÃO DO ENEM - REDAÇÃO ENEM
COMPETÊNCIA 1 DA REDAÇÃO DO ENEM - REDAÇÃO ENEMCOMPETÊNCIA 1 DA REDAÇÃO DO ENEM - REDAÇÃO ENEM
COMPETÊNCIA 1 DA REDAÇÃO DO ENEM - REDAÇÃO ENEM
 
William J. Bennett - O livro das virtudes para Crianças.pdf
William J. Bennett - O livro das virtudes para Crianças.pdfWilliam J. Bennett - O livro das virtudes para Crianças.pdf
William J. Bennett - O livro das virtudes para Crianças.pdf
 
CD_B3_C_ Criar e editar conteúdos digitais em diferentes formatos_índice.pdf
CD_B3_C_ Criar e editar conteúdos digitais em diferentes formatos_índice.pdfCD_B3_C_ Criar e editar conteúdos digitais em diferentes formatos_índice.pdf
CD_B3_C_ Criar e editar conteúdos digitais em diferentes formatos_índice.pdf
 
Modelos de Desenvolvimento Motor - Gallahue, Newell e Tani
Modelos de Desenvolvimento Motor - Gallahue, Newell e TaniModelos de Desenvolvimento Motor - Gallahue, Newell e Tani
Modelos de Desenvolvimento Motor - Gallahue, Newell e Tani
 
[Bloco 7] Recomposição das Aprendizagens.pptx
[Bloco 7] Recomposição das Aprendizagens.pptx[Bloco 7] Recomposição das Aprendizagens.pptx
[Bloco 7] Recomposição das Aprendizagens.pptx
 
LEMBRANDO A MORTE E CELEBRANDO A RESSUREIÇÃO
LEMBRANDO A MORTE E CELEBRANDO A RESSUREIÇÃOLEMBRANDO A MORTE E CELEBRANDO A RESSUREIÇÃO
LEMBRANDO A MORTE E CELEBRANDO A RESSUREIÇÃO
 
Bullying - Texto e cruzadinha
Bullying        -     Texto e cruzadinhaBullying        -     Texto e cruzadinha
Bullying - Texto e cruzadinha
 
activIDADES CUENTO lobo esta CUENTO CUARTO GRADO
activIDADES CUENTO  lobo esta  CUENTO CUARTO GRADOactivIDADES CUENTO  lobo esta  CUENTO CUARTO GRADO
activIDADES CUENTO lobo esta CUENTO CUARTO GRADO
 
Bullying - Atividade com caça- palavras
Bullying   - Atividade com  caça- palavrasBullying   - Atividade com  caça- palavras
Bullying - Atividade com caça- palavras
 
A horta do Senhor Lobo que protege a sua horta.
A horta do Senhor Lobo que protege a sua horta.A horta do Senhor Lobo que protege a sua horta.
A horta do Senhor Lobo que protege a sua horta.
 
Gerenciando a Aprendizagem Organizacional
Gerenciando a Aprendizagem OrganizacionalGerenciando a Aprendizagem Organizacional
Gerenciando a Aprendizagem Organizacional
 
AULA SOBRE AMERICA LATINA E ANGLO SAXONICA.pptx
AULA SOBRE AMERICA LATINA E ANGLO SAXONICA.pptxAULA SOBRE AMERICA LATINA E ANGLO SAXONICA.pptx
AULA SOBRE AMERICA LATINA E ANGLO SAXONICA.pptx
 
Slides Lição 4, Betel, Ordenança quanto à contribuição financeira, 2Tr24.pptx
Slides Lição 4, Betel, Ordenança quanto à contribuição financeira, 2Tr24.pptxSlides Lição 4, Betel, Ordenança quanto à contribuição financeira, 2Tr24.pptx
Slides Lição 4, Betel, Ordenança quanto à contribuição financeira, 2Tr24.pptx
 
1.ª Fase do Modernismo Brasileira - Contexto histórico, autores e obras.
1.ª Fase do Modernismo Brasileira - Contexto histórico, autores e obras.1.ª Fase do Modernismo Brasileira - Contexto histórico, autores e obras.
1.ª Fase do Modernismo Brasileira - Contexto histórico, autores e obras.
 
A Arte de Escrever Poemas - Dia das Mães
A Arte de Escrever Poemas - Dia das MãesA Arte de Escrever Poemas - Dia das Mães
A Arte de Escrever Poemas - Dia das Mães
 
Slides Lição 5, CPAD, Os Inimigos do Cristão, 2Tr24, Pr Henrique.pptx
Slides Lição 5, CPAD, Os Inimigos do Cristão, 2Tr24, Pr Henrique.pptxSlides Lição 5, CPAD, Os Inimigos do Cristão, 2Tr24, Pr Henrique.pptx
Slides Lição 5, CPAD, Os Inimigos do Cristão, 2Tr24, Pr Henrique.pptx
 
Literatura Brasileira - escolas literárias.ppt
Literatura Brasileira - escolas literárias.pptLiteratura Brasileira - escolas literárias.ppt
Literatura Brasileira - escolas literárias.ppt
 
Nova BNCC Atualizada para novas pesquisas
Nova BNCC Atualizada para novas pesquisasNova BNCC Atualizada para novas pesquisas
Nova BNCC Atualizada para novas pesquisas
 

Pentium MMX: Uma análise da tecnologia multimídia MMX

  • 1. Pontifícia Universidade Católica do Paraná Centro de Ciências Exatas e Tecnologia Curso de Engenharia Elétrica – Telecomunicações Disciplina de Microprocessadores Professor Ferlin Pentium Alunos: Ana Carolina Chaves Cassiano de Andrade Ernesto Bradacz Fábio Maia Fernando Dias da Silva Marcio Augusto Braga Curitiba 1998
  • 2. 2 PENTIUM ...................................................................................................................................... 3 PENTIUM – MMX....................................................................................................................... 10 O QUE É A TECNOLOGIA MMX?............................................................................................. 13 MEMÓRIA CACHE..................................................................................................................... 13 VANTAGENS DE USO DO MMX.............................................................................................. 14 COMO O MMX OPERA EM MULTIMÍDIA............................................................................... 14 TESTES COM PENTIUM MMX ................................................................................................. 15 PENTIUM PRO.......................................................................................................................... 186 Demais características do Pentium Pro......................................................................................... 19 PENTIUM - II............................................................................................................................... 19 FALSIFICAÇÃO DE PROCESSADORES................................................................................... 22 BIBLIOGRAFIA ........................................................................................................................ 227
  • 3. 3 INTRODUÇÃO: O projeto do microprocessador PENTIUM partiu em meados de 1989 com a meta principal de otimização da performance mantendo a compatibilidade de software com as versões anteriores da família INTEL. A tecnologia de 0,8 micrômetros em BiCMOS ( bipolar CMOS ) do pentium tornou possível um aumento de até 2,5 vezes o número de transistores e freqüência duas vezes maior que o original i486 que foi implementado em tecnologia de 1,0 micrômetros CMOS. Suas principais características são : · Arquitetura Superescalar. · Predicção Dinâmica, · Tempo de execução de Instrução Impróprio. · Superação de 8K de instruções e 8K de dados. · Bus de 64 - Bit. · Barramento de circulo de PIPELINE. Além de todas estas características listadas acima o microprocessador PENTIUM com arquiteturas acima das arquiteturas 60/66 MHz possui as seguintes características adicionais: · Dual processing Support · SL power Manangent Features · Fractional Bus Operation, · On-Chip Local APIC Device.
  • 4. 4 TABELA COM AS PRINCIPAIS ARQUITETURAS PENTIUM : Versão Ano Clock ( MHz) Desempenho P5-60 93 60 58/52 P5-66 93 66 78/64 P54VRT-75 94 75 89/68 P54VRT-90 94 90 110/84 P54C 94 100 122/93 P54CQS 94 120 157/108 P54CS-133 94 133 174/121 P54CS-150 95 150 181/125 P54CS-166 96 166 198/138 ESPECIFICAÇÃO DOS PROCESSADORES INTEL : PROCESSADOR TRANSISTORES PENTIUM PRO 5.500.000 PENTIUM 3.300.000 INTEL 486 (TM) 1.000.000 INTEL 386 (TM) 275.000 ESPECIFICAÇÕES DOS PROCESSADOERES INTEL 0 1.000.000 2.000.000 3.000.000 4.000.000 5.000.000 6.000.000 PENTIUM PRO PENTIUM INTEL 486 (TM) INTEL 386 (TM) PROCESSADORES TRANSISTORES Seqüência1
  • 5. 5 ORGANIZAÇÃO : A figura abaixo mostra uma visão geral da organização do microprocessador PENTIUM. O coração da unidade de execução são os dois pipelines inteiros e o pipeline de ponto flutuante que possui um adicionador, multiplexador e divisor próprio. Além disto podemos notar na figura as caches de dados e instruções separadas que suprem as demandas da unidade de execução, com buffer de destino de Branch aumentado o cache de instrução para a realização da predição dinâmica de Branch. Por fim, a interface ao exterior do microprocessador inclui em separado as vias de endereços e dados ( 64 bits ). AVANÇADA VIA DE DADOS : A via de dados local PCI foi elaborada pela Intel em conjunto com as grandes lideres de mercado, isto foi apartir de 91. A especificação PCI já foi adotada por no mínimo 170 empresas incluindo OEM’s como Compaq, IBM, NEC. Como resultado desta aliança, chips para gerênciamento de PCI, Sistemas Multimídia e LAN’s agora foram introduzidos no mercado.
  • 6. 6 A IAL ( Intel Architecture Label ) estabeleceu um grupo de interesse especial por PCI. Este grupo foi responsável pela definição e estabilização da especificação PCI como uma padrão. Em fato, esta definiu uma nova especificação para suportar 64 Bit de dados em 3,3 Volts. Esta via de dados foi implementada para melhorar a tranferência de dados para a memória ou para outras interfaces ( ex. LAN’s ) e desta para a CPU. A via de dados mais popular, ISA, foi especificada para computadores i286. Seus 16 bits de dados e 8MHz de clock proviam uma satisfatória performance para mover imagens gráficas em CGA e para aplicações em DOS. Mas, com a geração corrente de placa de vídeo capaz de mover 32 bits de dados em 33 MHz. A via de dados PCI e uma alta estrada que transporta informações entre o processador e as memórias. Com uma via de dados de 64 bits, o PENTIUM pode transferir dados para a entrada da memória numa faixa de até 528 Mbytes/Second, mais que cinco vezes o pico de transferência do i486 DXII-66MHz ( 105Mbytes/Second ). PIPELINE : O microprocessador PENTIUM possui duas estruturas de pipeline que são similares a estrutura do i486. O pipeline possui 5 (cinco) estágios que são descritos abaixo:
  • 7. 7 1. PREFETCH Þ Durante o estágio de PF a CPU busca o código da cache de instrução e alinha o código ao byte inicial da próxima instrução a ser decodificada. Isto se faz necessário devido ao fato de que os comprimentos das diversas instruções serem diferentes. Neste estágio há ainda buffers para reterem a linha contendo a instrução que esta sendo decodificada e a linha que contem a próxima instrução. 2. FIRST DECODE Þ No estágio D1 a CPU decodifica a instrução e gera uma palavra de controle. Uma simples palavra de controle executa instruções diretamente; instruções mais complexas requerem seqüências de microcódigo em D1. 3. SECOND DECODE Þ No estágio D2 a CPU decodifica a palavra de controle provinda do estágio D1 para ser usada no estágio E. Somando-se a isto, neste estágio ocorre a formação de endereços para a referência de dados em memória. 4. EXECUTE Þ No estágio E a CPU também acessa cache de dados ou calcula os resultados na ULA ( Unidade Lógica Aritmética ), ou outras unidades funcionais necessárias.
  • 8. 8 5. WRITE BACK Þ No estágio WB a CPU atualiza os registradores e flags com os resultados das operações. Todas condições excepcionais deverão ser resolvidas antes de comparado com o PIPELINE implementado no i 486, o PENTIUM integra um hardware adicional em alguns estágios para aumentar a velocidade de execução. ARQUITETURA SUPERESCALAR : O termo “Superescalar” se refere a uma arquitetura de microprocessadores que contenha mais que uma unidade de execução, ou pipelines, são os locais onde o chip processa os dados e instruções que são alimentados pelo resto do sistema. A habilidade de executar múltiplas instruções por ciclo de clock e devido ao fato do PENTIUM possuir duas unidades de pipeline que podem executar duas instruções simultaneamente. A figura abaixo mostra que os estágios D2 ao estágio WB foram duplicados em pipelines independentes, chamados de pipeline U e V. Nos estágios PF e D1 a CPU pode buscar e decodificar duas instruções simples em paralelo e transferi-las para os pipelines U e V. Adicionalmente, para instruções mais complexas a CPU, no estágio D1, pode gerar seqüências de microcodigo que controlam ambos os pipelines U e V. Muitas técnicas são usadas para resolver dependências entre instruções que podem ser executadas em paralelo. Muito dessa lógica esta contida no algoritmo de transferência de instrução de DI. DEPENDÊNCIAS: DEPENDÊNCIAS DE RECURSOS : Uma dependência de recursos ocorre quando duas instruções requerem uma mesma unidade funcional. Durante o estágio D1, a CPU somente transfere instruções para execução em paralelo se ambas as instruções forem tidas como de classe “simples” eliminando muitas dependências. As instruções devem ser diretamente executadas, isto é, não devem requerer seqüências de microcódigos. A instrução sendo transferida ao pipeline V pode ser uma operação em ULA, referência a memória ou salto. A instrução sendo transferida ao pipeline U pode ser uma destas mesmas categorias ou de um conjunto adicional que utiliza uma unidade funcional disponível somente no pipeline U, tais como o deslocamento de registradores. DEPENDÊNCIAS DE DADOS : Uma dependência de dados ocorre quando uma instrução escreve um resultado que é lido ou escrito por outra instrução. A lógica em D1 assegura que o registrador fonte e de destino das
  • 9. 9 instruções transferidas ao Pipeline V são diferentes do registrador fonte ou de destino das instruções transferidas ao pipeline U. Esta lógica habilita alguns certos tipos especiais de dependências de dados, como um exemplo, uma instrução de salto condicional que testa o resultado de um determinado flag pode ser executada em paralelo com uma instrução de comparação que seta os flags. DEPENDÊNCIAS DE CONTROLE : Este tipo de dependência decorre sobre um resultado de uma instrução determina se outra instrução será executada ou não. Quando uma instrução de salto e transferida ao Pipeline U, a CPU durante o estágio D1 nunca transfere instruções ao PIPE V, eliminando assim as dependências de controle. Note que as dependências recursivas a dependências de dados entre referências de memórias não são resolvidas no estágio D1. Referência a memória dependentes podem ser transferida aos dois pipelines ; explicaremos a solução durante a descrição do cache de dados.
  • 10. 10 PENTIUM – MMX O Pentium é uma CPU que sucedeu o 486. Ela é de 64 bits. Acontece que cada vez que surge um novo chip, espera-se que este seja compatível com tudo que já existe em termos de Software e na própria arquitetura ( periféricos e interfaces, etc ). Para aproveitar a grande quantidade de programas existentes para o 386 e 486 ( ambos de 32 bits), o barramento do Pentium possui duas canalizações de 32 bits. Esta arquitetura ilustrada na figura 1, é chamada de arquitetura SUPER – ESCALAR. Figura 1 Deste modo, programas convencionais escritos para 32 bits de instruções, podem trabalhar com mais velocidade no Pentium. No entanto trabalhariam bem melhor e mais rápido se já tivessem sido escritos para 64 bits de instruções. Por esta razão, dizemos que o Pentium é um processador de 64 bits do ponto de vista de Hardware, mas é de 32 bits do ponto de vista do Software. O barramento local do Pentium (figura 2) é dividido em 2 de 32 bits, possibilitando a conexão com slots, placas e módulos Simm ( Single in Line Memory Module ) – módulo de memória que contém os chips necessários para acrescentar 256 Kbytes ou 1 Mbyte de RAM ao computador. Figura 2 Nas placas-mãe mais modernas, feitas após o Pentium, já se colocam módulos Simm dupla face, que entendem o barramento de 64 bits do Pentium. A figura 3 ilustra isso, para diferenciá-los, são chamados de módulo Dimm:
  • 11. 11 Figura 3 A figura a seguir ilustra o diagrama de blocos do Processador Pentium – MMX. A arquitetura do Pentium – MMX consiste de 12 unidades funcionais distintas que operam em paralelo, possibilitando que tanto a busca, decodificação e execução das instruções sejam realizadas de modo simultâneo. 1) Bus Unit É a unidade de barramento com 64 bits. Através desta unidade são transferidos dados entre a memória e o processador. É nesta etapa que ocorre aquele arranjo de se transmitir dois pacotes de 32 bits, a fim de tornar compatível com os Softwares e Hardwares já existentes ( 386 e 486). 2) Page Unit A unidade que faz paginação da memória virtual. 3) Code Cache Esta unidade contém o controlador de 16 K bytes da memória cache. Esta memória Cache é uma memória de armazenamento temporário de alto rendimento, que se encontra inserida entre o processador e a memória RAM. 4) Decodificador de Instruções Esta unidade decodifica as instruções contidas na pilha da unidade Prefetch ( uma pilha de 32 bits que interpreta os dados de instruções do cache ). 5) Control Unit Unidade de controle que contém a ROM e todo hardware para realizar as operações. É a parte do Pentium que dirige a seqüência das operações, interpreta as instruções codificadas e inicia os comandos próprios para preparar os circuitos para execução do programa. 6) Control Unit Unidade que controla a ROM interna, em cujo conteúdo está o sistema operacional do Pentium. 7) ULA Unidade Lógica Aritmética. Executa todas as operações aritméticas de cálculos e todas as funções lógicas digitais. 8) Adress Generator Unidade que gera os endereços. É esta unidade que localiza ou identifica os registros para seu armazenamento ou recuperação posterior. 9) Floating Point Unit
  • 12. 12 Unidade de Ponto Flutuante. Esta unidade contém o Hardware necessário para realizar as operações aritméticas que seriam executadas via Software, em um tempo maior. É um sistema de numeração no qual a posição do ponto não permanece fixa em relação ao último dígito do número. 10) Branch Target Buffer É a unidade de ramificação que faz a seleção de um ou mais caminhos possíveis em um fluxo, seguindo-se determinados critérios. 11) Data Cache Opera junto com o Code Cache, sendo que é nesta unidade que ocorre de fato o armazena- mento. A memória Cache “sente” quais os dados mais utilizados e memoriza-os neste espaço, para já estarem disponíveis em futura utilização. O Cache é apenas uma maneira mais rápida para se encontrar certos dados de instruções. 12) MMX Unit É nesta unidade que estão as 57 instruções, que foram inseridas a partir do Pentium convencional.
  • 13. 13 CONJUNTO DE INSTRUÇÕES O processador Pentium possui um conjunto 216 instruções básicas armazenadas como seqüência de bits, de forma permanente numa ROM interna. O QUE É A TECNOLOGIA MMX? MMX é uma sigla para denominar a nova tecnologia do Pentium: Multi Media Extensions. O MMX é portanto uma tecnologia adicionada ao Pentium que o torna uma extensão para uso em multimídia. A figura 5 ilustra o que é a tecnologia MMX. Trata-se de uma seção adicional, que foi somada ao Hardware do Pentium com um conjunto de 57 novas instruções. Figura 5 Todas essas 57 novas instruções foram idealizadas para aplicações em multimídia. As 57 novas instruções são capazes de lidar com dados agrupados de 64 bits, que podem ser de 3 formas: a) 64 bits de uma só vez b) 2 pacotes de 32 bits c) 8 pacotes de 8 bits A manipulação de dados de sons geralmente é de 16 bits. Alguns recursos simples de vídeo operam com várias seqüências da 8 bits. Deste modo, as instruções do MMX podem processar sons e imagens com muita velocidade e sem a necessidade de periféricos. Podem operar sons e imagens simultaneamente. Não apenas o conjunto de 57 novas instruções fez a diferença ao Pentium – MMX. Também a arquitetura interna foi dimensionada para agilizar as a execuções de Software multimídia. MEMÓRIA CACHE O MMX aumentou de 8 para 32 KB de memória Cache. A maior parte dos dados necessários ao processamento fica à disposição nesse Cache. Assim, o sistema reduz o número de leituras no disco rígido. Esta é a principal razão para o ganho de velocidade nas aplicações convencionais.
  • 14. 14 VANTAGENS DE USO DO MMX O MMX apresenta inúmeras vantagens. Entre elas, está a sua velocidade de processamento de programas multimídia. A seguir, tem-se a relação de algumas aplicações onde o MMX faz muita diferença em relação aos seus antecessores: - WORKSTATION de alto desempenho e baixo custo - SOFTWARE ADOBE PHOTOSHOP ( o MMX é 60% mais rápido ) - BROWSERS para Internet: mais rápidos e tridimensionais - CAD/CAM - Edição de Vídeo COMO O MMX OPERA EM MULTIMÍDIA Para se compreender como o micro MMX opera de forma tão espetacular em circuitos multimídia, é necessário primeiro analisar como o 486 ou um Pentium faz isso. Quando se processa um Software multimídia em um micro anterior ao MMX, o aplicativo envia um comando ao sistema operacional dizendo a este para exibir a figura na tela. figura 6: Figura 6 Esse comando é transferido pelo Driver de vídeo à placa controladora, onde um chip acelerador faz o processamento da instrução. Este Chip acelerador distribui os sinais para as placas de interface a saber: Placa Fax/Modem, Placa de Vídeo RGB e Placa de Áudio. A seguir , observa-se em diagrama de blocos como o MMX funciona: figura 7
  • 15. 15 Figura 7 O aplicativo do Software Multimídia envia um comando ao sistema operacional. O Pentium MMX se encarrega de processar a instrução, dispensando o Chip acelerador. Como ele já incorpora as instruções multimídia, executa as funções de Fax/Modem, áudio e vídeo, dispensando essas placas. Por estas vantagens, o MMX está tendo uma aplicação fundamental em sistemas de videoconferência. TESTES COM PENTIUM MMX No Laboratório de Tecnologias Avançadas do Instituto de Tecnologia ORT, foi utilizado um Pentium-200 Clássico e um Pentium-200 com tecnologia MMX, em um micro com 32 MB de RAM e placa-mãe Soyo com 512 KB de memória cache externa (L2). A seguir, as conclusões:
  • 16. 16 PENTIUM PRO PROCESSOR I- Como funciona o pentium pro: Considerado o processador topo de linha da Intel, o Pentium Pro (que alguns chamam de P6) é um processador que está cada vez mais sendo utilizado, especialmente em servidores de rede.
  • 17. 17 Facilmente encontramos nos classificados micros baseados no Pentium Pro, alguns até com mais de um processador por placa-mãe. Ao que tudo indica, a Intel jogou um pouco para o escanteio a utilização do Pentium Pro para usuário final (em outras palavras, eu, você e a torcida do Flamengo), pois está lançando o Pentium MMX. II- CISC vs. RISC Todos os processadores até o Pentium utilizam uma tecnologia denominada CISC (Complex Instruction Set Computing). Esta classe de processadores possui um conjunto de instruções grande e uma área denominada microcódigo, responsável por armazenar como o processador deve manipular cada instrução individualmente. À medida em que novas instruções eram acrescidas, o decodificador de instruções do processador tinha que ficar mais complexo, o que o tornava mais lento. O microcódigo ficava maior, o que acarretava, além da lentidão, um processador fisicamente maior e mais difícil de ser construído. Isto quer dizer que, paradoxalmente, quanto mais "poderoso" fosse o processador, mais lento e difícil de ser construído ele ficaria. Para driblar este problema, a Intel inovava seus processadores com características específicas de aumento de performance, como o cache de memória interno e arquitetura superescalar (o Pentium funciona como se fosse dois processadores trabalhando em paralelo; ele é capaz de executar duas instruções por pulso de clock). A solução para construir processadores mais rápidos é a utilização da tecnologia RISC (Reduced Instruction Set Computing). Ao contrário da tecnologia CISC, processadores RISC são muito simples de serem construídos, pois não possuem decodificador de instruções ou microcódigo. Cada bit de uma instrução abre ou fecha um determinado circuito lógico dentro do processador, diretamente, fato que torna este tipo de processador muito mais rápido. Seria muito interessante que todos os processadores fossem RISC, mas existe um grande problema: as duas tecnologias são incompatíveis. Assim, se os novos processadores da Intel fossem totalmente RISC, você não poderia "rodar" nenhum programas que você já possui. Não daria certo, né ? A solução da Intel foi a construção de um processador híbrido: o Pentium Pro internamente é um processador RISC o que, teoricamente, o tornaria muito mais rápido que um Pentium comum sob uma mesma freqüência de operação (clock). Para compreender instruções CISC, há um
  • 18. 18 decodificador CISC à sua entrada, que transforma as instruções CISC recebidas em tantas instruções RISC-equivalentes forem necessárias para executar a tarefa pretendida. Ao que parece, esta tecnologia híbrida continuará existindo nos próximo processadores da Intel. III-Entre erros e acertos A idéia de construção de um processador híbrido é bastante interessante, pois faz com que finalmente PCs possam ter uma performance realmente astronômica. A Intel, porém, errou feio em um detalhe importante do projeto do Pentium Pro: o seu decodificador CISC foi desenvolvido basicamente para trabalhar com código de 32 bits - ou seja, com sistemas operacionais como o Windows NT, OS/2 e Netware. Todos nós sabemos que a maioria dos usuários ainda trabalha com sistemas operacionais de 16 bits como o MS-DOS, Windows 3.x e Windows 95. (Nota: o Windows 95 é um sistema operacional híbrido; apesar da Microsoft declarar que se trata de um "sistema operacional de 32 bits", isto não é totalmente verdade. Grande parte do seu código ainda é de 16 bits de modo a tornar-se compatível com aplicativos escritos para o Windows 3.x). Isto quer dizer que, se tivermos um Pentium-200 e um Pentium Pro-200, um Windows 3.11 será mais rápido no Pentium e não no Pentium Pro, por mais incrível que possa parecer. IV- Conclusão: Não vale a pena adquirir um micro baseado no Pentium Pro se você for utilizar MS-DOS, Windows 3.x ou Windows 95.Processadores de outros fabricantes - em especial o 6x86 da Cyrix e o 5K86 da AMD - também possuem arquitetura híbrida CISC/RISC, com a vantagem de possuírem um decodificador otimizado para código tanto de 32 bits quanto de 16 bits. V- O Cache de Memória A segunda grande diferença do Pentium Pro é em relação ao cache de memória. O Pentium trabalha com dois caches de memória: um interno (chamado cache L1) de 16 KB e um externo (chamado cache L2) com tamanho variável, normalmente na ordem de 256 KB ou 512 KB. O Pentium Pro traz os dois caches dentro do próprio processador. VI- Vantagens - Velocidade. A placa-mãe trabalha no máximo a 66 MHz (um Pentium-200 trabalha com 200 MHz internamente e 66 MHz externamente). Isto quer dizer que num Pentium o acesso ao cache de memória externo é feito, no máximo, a 66 MHz. No Pentium Pro, como o cache L2 é
  • 19. 19 interno, o acesso é feito na mesma freqüência do processador. Ou seja, um Pentium Pro-200 faz o acesso ao cache de memória L2 a 200 MHz. Existem duas versões de Pentium Pro: com cache L2 de 256 KB e de 512 KB (a Intel promete o lançamento do Pentium Pro com 1 MB de cache L2 para breve), pois o cache L2 está agora dentro do processador e não mais na placa-mãe. Segundo a Intel, se o cache L2 do Pentium Pro fosse externo, seria necessário 2 MB de cache para atingir a performance de um Pentium Pro com cache L2 integrado de 256 KB. VII- Demais características do Pentium Pro Arquitetura superescalar em tripla canalização - O Pentium Pro internamente funciona como se fossem três processadores em paralelo, sendo capaz de executar até três instruções por pulso de clock; Execução Dinâmica - O Pentium Pro é capaz agora de ir carregando e executando instruções que estão adiante do ponto em que o programa está sendo executado, de modo a manter as suas três canalizações cheias a maior parte do tempo. Melhorias do Controlador de Cache - Execução fora de ordem e previsão de desvio. VIII- Resumo em inglês The Pentium Pro processor family is Intel's next generation of performance for high-end desktops, workstations and servers. The family consists of processors at 150 Mhz and higher and is easily scalable to up to four microprocessors in a multiprocessor system. The Pentium Pro processor delivers more performance than previous generation processors through an innovation called Dynamic Execution. This is the next step beyond the superscalar architecture implemented in the Pentium processor. This makes possible the advanced 3D visualization and interactive capabilities required by today's high-end commercial and technical applications and tomorrow's emerging applications. The Pentium Pro processor also includes advanced data integrity, reliability, and serviceability features for mission critical applications. PENTIUM - II Pentium II é o nome comercial do Klamath, o Pentium Pro com tecnologia MMX. Mas porque a Intel não o batizou simplesmente de "Pentium Pro MMX" como ocorreu no Pentium / Pentium MMX ? Apesar do núcleo do processador ser igual ao do Pentium Pro original, muita coisa muda neste novo processador - o que justifica a mudança de nome.
  • 20. 20 Arquitetura Interna O núcleo do Pentium Pro utiliza a tecnologia RISC, uma tecnologia que permite os processadores tornarem-se mais rápidos. Entretanto, esta tecnologia é totalmente incompatível com a tecnologia CISC - a tecnologia utilizada até o Pentium - o que significa que você não poderia utilizar nenhum dos programas que você já possui. Obviamente isto não daria certo e a solução encontrada foi a utilização de um núcleo RISC com um decodificador CISC. Quando um programa é executado, este decodificador traduz as instruções CISC recebidas pelo processador em instruções RISC - equivalentes para que o núcleo consiga processar. é assim que o Pentium Pro funciona e o Pentium II também. A Intel, porém, fez uma previsão errada e agora está tendo que voltar atrás. O decodificador CISC do Pentium Pro foi otimizado para instruções de 32 bits, possuindo baixa performance para instruções de 16 bits. Isto significa que o Pentium Pro só atinge o topo de sua performance quando utilizado em conjunto com sistemas operacionais realmente de 32 bits - como Windows NT, OS/2 e UNIX. O MS-DOS e o Windows 3.x utilizam código de 16 bits e o Windows 95 é um híbrido que ainda utiliza muito código de 16 bits. Por mais incrível que possa parecer, se você utilizar Windows 3.x ou Windows 95 em um Pentium-200 e em um Pentium Pro-200, o seu sistema será mais rápido no Pentium e não no Pentium Pro ! A correção deste problema vem no Pentium II: seu decodificador foi reescrito tendo em vista uma utilização mais maciça de código de 16 bits. O que faz com que seja mais rápido do que o Pentium Pro na execução de MS-DOS, Windows 3.x e Windows 95. Mas não é só esta mudança que torna o novo Pentium II mais rápido: o cache de memória L1passa a ser de 32 KB, dividido em dois de 16 KB, um para dados e outro para instruç&otildees. O problema encontrado na construção do Pentium II foi o seu tamanho. O Pentium Pro já é um processador gigantesco, o que dirá um com um cache L1 maior ! Quanto maior o processador, mais difícil sua construção: um maior índice de peças defeituosas durante o processo de fabricação é atingido. Analisando mais a fundo, veremos que a causa do tamanho assustador do Pentium Pro é a decisão da Intel de ter integrado dentro do processador o cache L2, que até o Pentium era externo e ficava na placa-mãe do micro. Como este circ;uito é muito grande, acaba ocupando a maior parte do invólucro do processador.
  • 21. 21 Tecnicamente, a decisão de ter colocado o cache L2 dentro do próprio processador é correta. A placa-mãe só consegue trabalhar a uma freqüência de, no máximo, 66 MHz. Este é um limite físico. Todos os processadores acima de 66 MHz trabalham com algum esquema de multiplicação de clock: o Pentium Pro-200, por exemplo, trabalha internamente com 200 MHz, porém sua placa-mãe trabalha somente a 66 MHz. Até o Pentium, o acesso ao cache de memória pelo processador era feito na freqüência da placa-mãe. No Pentium Pro o acesso é feito na freqüência de operação interna, já que o cache está dentro do próprio processador. Com isto o processador atinge uma performance astronômica. No Pentium II não é bem isto o que acontece. O cache de memória L2 não está dentro do processador como no Pentium Pro. Mas também não está na placa-mãe, como no Pentium. Onde está o cache de memória ? O Pentium II será construído em um novo tipo de embalagem chamada SEC (Single Edge Contact). Este tipo de encapsulamento é, na verdade, um cartucho, bastante similar aos utilizados por video-games e será encaixado em um soquete apropriado existente na placa-mãe. A tendência é de que todos os futuros processadores da Intel utilizem este tipo de encapsulamento. Dentro deste encapsulamento está o processador e o cache de memória L2. é um sistema integrado e você deverá comprar o cartucho de acordo com a freqüência do processador que você deseja e o tamanho do cache de memória. Ao que tudo indica, o cartucho do Pentium II poderá ser vendido com basicamente três vers&otildees de cache de memória: 256 KB, 512 KB e 1 MB. A separação do cache do processador gerou uma queda de performance significativa. Enquanto no Pentium Pro a freqüência de operação do cache é a mesma freqüência de operação interna do processador, no Pentium II a freqüência de operação do cache será a metade da freqüência de operação interna do processador. Pior que o Pentium Pro, porém melhor que o Pentium, onde o cache trabalha a, no máximo, 66 MHz. É importante notar que, apesar disto, o Pentium II será mais rápido que o Pentium Pro por causa de alguns motivos bem simples: aumento do cache L1 de 16 KB para 32 KB; reconstrução do decodificador CISC e a utilização do conjunto de instruç&otildees MMX.
  • 22. 22 A tecnologia MMX Para quem não lembra, a tecnologia MMX é um conjunto de instruç&otildees adicional incorporado ao processador. Tarefas relacionadas a multimídia em geral - em especial animaç&otildees gráficas e construção de polígonos sólidos em três dimens&otildees - eram feitas ou através de componentes de hardware - tais como placas de vídeo mais caras - ou através de software. No que diz respeito ao software, como o processador não sabia como tratar uma imagem, um desenho tridimensional complexo demorava muito tempo para ser desenhado na tela. As instruç&otildees MMX "ensinam" ao processador a como trabalhar com elementos gráficos diretamente, sem a necessidade de um hardware muito pesado e muito menos de um programa complexo e lento. Se para fazer um desenho destes antes eram necessárias centenas de instruç&otildees ao processador, agora com poucas instruç&otildees MMX o mesmo desenho é feito. Ganha-se velocidade e simplicidade, tanto em software quanto em hardware. FALSIFICAÇÃO DE PROCESSADORES Atualmente, com a grande rotatividade no comércio de processadores novos surgindo a cada mês é importante que o usuário saiba interpretar o que cada código impresso no processador representa. Estas informações são de suma importância para identificar se o processador é realmente verdadeiro, ou se é um processador adulterado. PROCESSADORES PENTIUM Iremos agora demonstrar como interpretar todos os números que existem estampados debaixo dos processadores Pentium, Pentium MMX e Pentium Pro. Na área interna do processador, entre os seus terminais, existem 4 linhas: 1º Linha: Uma série alfanumérica que identifica data e local de fabricação, da seguinte forma: O 1º caractere indica o código da fábrica que produziu o processador. O 2º indica o último algarismo do ano de fabricação. O 3º e 4º números indicam a semana de fabricação. Os demais números indicam o número de lote / código interno de fabricação.
  • 23. 23 Ex: A6163204AC II I I II I +---à Número do lote II +------à Semana de fabricação II ( 16º semana do ano ) I+----------à Ano de fabricação ( 1996 ) +-----------à fábrica 2º Linha: País de fabricação ( Ex: MALAY, para a Malásia ) 3º Linha: Código oficial do processador e sua frequência de operação. Todo Pentium possui código BP80502, seguido de sua frequência de operação, já o Pentium Pro possui código BP80521, seguido de sua frequência de operação. Ex: BP80502100 para um Pentium – 100 4º Linha: SPEC, tensão de alimentação do processador, tipo de chipset e se o processador pode trabalhar com mais de um processador na mesma placa – mãe, no formato “xxxxx/abc”, onde: xxxxx é o SPEC do processador “a” é a tensão de alimentação do processador: s” significa alimentação entre 3,135 v e 3,6 v “v” significa alimentação “VRE”, ou seja, entre 3,4 e 3,6 v. “b” é o tipo de sincronização que o chipset dever utilizar. Valores possíveis: “M” e “S”. Atualmente todos os chipsets aceitam qualquer uma das duas sincronizações. “c” Modo de operação: “S” – permite a utilização de mais de um processador por placa – mãe “U” – não permite
  • 24. 24 Há ainda a marcação em baixo relevo, “i133” para Pentium – 133 e “ipp” para os demais processadores. FALSIFICAÇÃO DE PROCESSADORES PENTIUM Para a falsificação de processadores como o Pentium 100, os falsificadores lixavam a inscrição de baixo relevo e colocavam um adesivo com inscrições como Pentium 300 ou “VOID IF REMOVED” que significa que o usuário perde a garantia se o adesivo for removido, deste modo a etiqueta muitas vezes não é retirada. Após falsificarem processadores Pentium e circuitos de cache de memória, agora estão falsificando o novo processador da Intel, o Pentium II. O método que os falsificadores estão empregando no Pentium II é o mesmo que empregavam na falsificação do Pentium Clássico: a remarcação, que consiste em remover o decalque original do processador e colocar outra inscrição em seu lugar. Assim, um Pentium II-233 pode ser adulterado e “transformado” num Pentium II-266. O usuário tem de ficar muito alerta para não pagar caro por um processador falso. No caso do Pentium Clássico, havia a colaboração da placa-mãe. Como a placa-mãe precisava ser configurada manualmente para informar ao processador a sua multiplicação de clock – o que era feito através de jumpers de configuração - , muitos usuários acabavam iludidos com a marcação falsa do processador, configurando a placa e como se o processador fosse “verdadeiro”. Por exemplo, um Pentium – 133 remarcado para Pentium – 166 poderia ser facilmente configurado a trabalhar internamente com 166 MHz. Inclusive, na maioria das vezes, o processador trabalhava em overclock ( ou seja, com o clock acima do especificado ) sem apresentar problemas. No caso do Pentium II, a multiplicação de clock vem configurada de fábrica internamente, dentro do cartucho do processador. O usuário não tem acesso a essa configuração, inclusive para evitar o overclock e a falsificação. Mas os falsificadores abrem o cartucho do processador e fazem uma “gambiarra” na plaquinha onde o processador e o cache L2 estão instalados, fazendo com que o processador trabalhe com um clock acima do especificado. Com o processador falsificado trabalhará em overclock, diversos erros podem ocorrer, como congelamentos, excesso de erros de Falha Geral de Proteção e resets aleatórios.
  • 25. 25 COMO IDENTIFICAR PROCESSADORES FALSIFICADOS Como para fazer a modificação do processador é necessário abrir o seu cartucho, em geral nos processadores falsificados há evidências de que o cartucho foi aberto com uma ferramenta ( uma chave de fendas, por exemplo ). As presilhas que fecham o cartucho ficam entortadas e um pouco mais abertas, como é demostrado na ilustração. Os processadores Pentium II – 300 e superiores utilizam o código de correção de erros ECC no cache de memória L2, enquanto processadores com frequência inferiores não o utilizam. Através de um programa podemos ler o registrador do processador que indica se o ECC está habilitado ou não. Se o processador for de 300 MHz ou superior e o ECC estiver desabilitado, muito provavelmente isso indica que o processador é na verdade, remarcado ( um Pentium II – 266 remarcado para 300 MHz, por exemplo ). Estes programas são: · ftp://ftp. Gabrieltorres.com/pub/programas/ ctp2info.zip ( versão DOS ) ou
  • 26. 26 · ftp://ftp.gabrieltorres.com/pub/programas/ ctp2infw.zip ( versão para windows 9x ). Note, entretanto que se o processador for um Pentium II – 233 remarcado para 266 MHz o programa não indicará nada de anormal, bem como se o processador for um Pentium II – 300 remarcado para trabalhar a uma frequência de operação maior. ABSTRACT Nowadays, with the bigger and faster commerce of new processors appearing is importamt that the usuary knowing explain what wich code in the processor represent. This informations are very important for identify if the processor is legal, or if the processor is falsifier.
  • 27. 27 REFERÊNCIA BIBLIOGRÁFICA Internet: Site de Hardware do Professor Gabriel Torres, www.gabrieltorres.com.br Multimídia: CD – ROM da Intel Outros: Sérgio R. Antunes, Revista “ Desenvolvendo a Tecnologia do Pentium – MMX, Ed. Fittipaldi. São Paulo – SP, 1998.
  • 28. 28