Mtd2608 teoria e_pratica_cx_comp

MÓDULO MTD 2608
MANUAL TEÓRICO E
PRÁTICO

MÓDULO MTD 2608
COM CAIXA DE COMPONENTES
MANUAL TEÓRICO E PRÁTICO

TERMO DE GARANTIA E ASSISTÊNCIA TÉCNICA
TERMO DE GARANTIA
1. A DATAPOOL ELETRÔNICA LTDA. garante este equipamento contra quaisquer defeitos de material ou
fabricação que nele se apresentem, em condições normais de uso e manutenção, pelo prazo de 3 (três)
meses (garantia legal), mais 9 (nove) meses de garantia adicional, num total de 1 (um) ano, contados a
partir da data de emissão da Nota Fiscal de Venda.
2. Qualquer defeito que, eventualmente, se apresente dentro do prazo de validade deve ser
imediatamente notificado à Assistência Técnica da Datapool.
3. A DATAPOOL reparará o equipamento sem custo nenhum para o proprietário, desde que este seja
enviado à DATAPOOL, com os custos de transporte sob responsabilidade do proprietário e
acompanhado da Nota Fiscal de Venda.
4. O reparo, a critério da DATAPOOL, poderá incluir a substituição de componentes e placas por novos ou
recondicionados equivalentes. As partes substitutas serão garantidas pelo restante do prazo original. As
partes substituídas se tornarão propriedade da DATAPOOL.
5. A Garantia não cobre:
a. Equipamentos que tenham tido o número de série alterado ou adulterado;
b. Defeitos ou danos resultantes de uso abusivo ou incorreto do equipamento, tais como peças
arranhadas, trincadas ou quebradas, derramamento de alimentos ou líquidos de qualquer
natureza e outros;
c. Defeitos ou danos provocados por acidentes, desastres e causas naturais, tais como quedas,
incêndios, inundações, exposição excessiva a calor, descargas elétricas, maresia e outros;
d. Defeitos ou danos resultantes de limpeza ou instalação feitas em desacordo com o Manual de
Operação, Manutenção e Ajustes;
e. Defeitos ou danos resultantes de alterações, modificações ou reparos efetuados por pessoas
não autorizadas pela DATAPOOL;
f. Defeitos ou danos resultantes do não cumprimento rigoroso das instruções dos manuais do
equipamento na realização dos experimentos didáticos e testes;
g. Defeitos ou danos resultantes da realização de experimentos e testes não previstos nos
manuais do equipamento.
6. Em hipótese alguma a DATAPOOL assumirá responsabilidade, superior ao preço da compra do
equipamento, por quaisquer perdas, inconveniências, prejuízos ou danos diretos ou indiretos,
resultantes do uso ou da impossibilidade do uso do equipamento.
7. Em especial, considerando que os experimentos e testes envolvendo a conexão dos módulos à rede
elétrica devem ser realizados ou supervisionados por profissional habilitado, a DATAPOOL não assume
quaisquer responsabilidades por acidentes e danos pessoais no uso de seus equipamentos.
ASSISTÊNCIA TÉCNICA
1. Após o término do prazo de garantia, se o equipamento necessitar de manutenção ou assistência
técnica, a DATAPOOL ELETRÔNICA deve ser notificada e o equipamento enviado à DATAPOOL, com
os custos de transporte sob responsabilidade do proprietário. Não serão recebidos equipamentos com
frete a pagar.
2. O reparo, a critério da DATAPOOL, poderá incluir a substituição de componentes, placas e
equipamentos por novos ou recondicionados equivalentes.

TERMO DE GARANTIA E ASSISTÊNCIA TÉCNICA
DADOS DO EQUIPAMENTO
O preenchimento dos dados abaixo é essencial para a utilização da Garantia e Assistência Técnica dos
Produtos DATAPOOL.
DADOS DO EQUIPAMENTO
MODELO Nº DE SÉRIE Nº DA NOTA FISCAL DATA DE COMPRA
DADOS DO PROPRIETÁRIO
NOME / RAZÃO SOCIAL
ENDEREÇO
CIDADE ESTADO CEP
TELEFONE FAX E-MAIL
CONTATO
OBSERVAÇÕES
FALE CONOSCO
Estamos implantando nosso Sistema de Gestão da Qualidade, que visa, dentre outras metas, a melhoria
contínua de nossos produtos e serviços. Envie suas dúvidas, sugestões de melhoria, opiniões sobre nossos
produtos, reclamações e críticas. Agradecemos a sua contribuição.
DATAPOOL ELETRÔNICA LTDA.
Av José Theóphilo, 30 | Caixa Postal 53 | CEP 37502-550 | Itajubá – MG
Tel: (35) 3629-9550 | Fax: (35) 3629-9569
Home: www.datapool.com.br | E-mail: suportetecnico@datapool.com.br

MÓDULO MTD 2608 com CAIXA DE COMPONENTES
SUMÁRIO
Este Manual tem por objetivo único fornecer as informações necessárias à realização de experiências no equipamento DATAPOOL correspondente.
Não é permitido seu uso para quaisquer outras finalidades sem a autorização expressa da DATAPOOL ELETRÔNICA.
Não é permitida a reprodução total ou parcial deste Manual, por quaisquer meios, sem autorização expressa da DATAPOOL ELETRÔNICA..
i
SUMÁRIO
CAPÍTULO 1 – INTRODUÇÃO AO MÓDULO MTD 2608 1
1.1 CHAVES DE DADOS 1
1.2 BOTOEIRAS COM E SEM RETENÇÃO 2
1.3 LED`S DE MONITORAÇÃO 2
1.4 EXPERIÊNCIA 3
1.5 CONECTORES DE FONTES DE ALIMENTAÇÃO 4
1.6 CONECTORES DE EXPANSÃO 4
1.7 PROTOBOAD OU MATRIZ DE CONTATOS 4
1.8 PONTA DE PROVA 5
1.9 BUZZER 6
1.10 FREQUÊNCIAS FIXAS 6
1.11 – MXD - EXPANSOR DIGITAL 7
1.12 CIRCUITOS OPCIONAIS 8
1.12.1 CARTÃO DE EXPANSÃO MTX 01 8
CAPÍTULO 2 – GATES LÓGICOS BÁSICOS 11
2.1 INTRODUÇÃO 11
2.2 EXPERIÊNCIAS 1 E 2: FUNÇÃO LÓGICA GATES “E” (AND) 12
2.2.1 RESUMO 12
2.2.2 OBJETIVO 12
2.2.3 MATERIAL NECESSÁRIO 13
2.2.4 EXPERIÊNCIA 1: GATE “E” DE DUAS ENTRADAS 13
2.2.4.1 PROCEDIMENTOS 13
2.2.5 EXPERIÊNCIA 2: “E” DE QUATRO ENTRADAS 15
2.2.6 DEMORA DE PROPAGAÇÃO (DELAY TIME) 17
2.2.7 EXERCÍCIOS 18
2.3 EXPERIÊNCIAS 3 E 4: FUNÇÃO LÓGICA GATE “OU” (OR) 19

SUMÁRIO
ii
2.3.1 RESUMO 19
2.3.2 OBJETIVO 19
2.3.3 MATERIAL UTILIZADO 20
2.3.4 EXPERIÊNCIA 3: “OU” DE DUAS ENTRADAS 20
2.3.5 EXPERIÊNCIA 4: “OU” DE QUATRO ENTRADAS 21
2.3.6 ANÁLISE DE DEMORA 23
2.4 EXPERIÊNCIA 5: FUNÇÃO LÓGICA GATE “INVERSORA” (NOT) 25
2.4.1 RESUMO 25
2.4.2 OBJETIVO 26
2.4.4 PROCEDIMENTO 26
2.4.5 ANÁLISE DE DEMORA 27
2.4.6 FAN-OUT (CAPACIDADE DE CARGAS) 27
2.5 EXPERIÊNCIAS 6 A 8: FUNÇÃO LÓGICA GATE “NÃO-E” (NAND) 29
2.5.1 RESUMO 29
2.5.2 OBJETIVO 29
2.5.4 EXPERIÊNCIA 6: “NÃO-E” DE DUAS ENTRADAS 30
2.5.5 EXPERIÊNCIA 7: “NÃO-E” DE TRÊS ENTRADAS 31
2.5.6 EXPERIÊNCIA 8: GATE “NÃO-E” FUNCIONANDO COMO INVERSOR 32
2.6 EXPERIÊNCIAS 9 A 11: FUNÇÃO LÓGICA GATE “NÃO-OU” (NOR) 33
2.6.1 RESUMO 33
2.6.2 OBJETIVO 34

SUMÁRIO
iii
2.6.4 EXPERIÊNCIA 9: “NÃO-OU DE DUAS ENTRADAS 35
2.6.5 EXPERIÊNCIA 10: “NÃO-OU” DE TRÊS ENTRADAS 36
2.6.6 EXPERIÊNCIA 11: GATE “NÃO-OU” FUNCIONANDO COMO INVERSOR 36
2.7 EXPERIÊNCIA 12: FUNÇÃO LÓGICA “OU-EXCLUSIVO” (XOR) 38
2.7.1 RESUMO 38
2.7.2 OBJETIVO 38
2.7.4 PROCEDIMENTOS 39
CAPÍTULO 3 - TEOREMA DE “DE MORGAN” 43
3.1 RESUMO 43
3.2 EXPERIÊNCIA 1: EQUIPAMENTO ENTRE AS FUNÇÕES “NÃO-E” E “OU” (DUAS
ENTRADAS) 43
3.2.1 OBJETIVO 43
3.2.4 CONCLUSÃO 46
3.3 EXPERIÊNCIA 2: EQUIVALÊNCIA ENTRE AS FUNÇÕES “NÃO OU” E “E” (DUAS
ENTRADAS) 46
3.3.1 OBJETIVO 46
3.3.4 CONCLUSÃO 49
3.4 EXPERIÊNCIA 3: EQUIVALÊNCIA ENTRE AS FUNÇÕES “OU” E “NÃO E” (TRÊS
VARIÁVEIS) 49
3.4.1 OBJETIVO 49

SUMÁRIO
iv
3.4.4 CONCLUSÃO 52
3.5 EXPERIÊNCIA 4: EQUIVALÊNCIA ENTRE AS FUNÇÕES “E” E “NÃO OU” (TRÊS
VARIÁVEIS) 52
3.5.1 OBJETIVO 52
3.5.4 CONCLUSÃO 55
CAPÍTULO 4 – FLIP FLOPS 57
4.1 RESUMO 57
4.2 FLIP-FLOP S-R 57
4.3 FLIP-FLOP T 59
4.4 FLIP-FLOP D 60
4.5 FLIP-FLOP JK 60
4.6 TIPOS DE GATILHAMENTO DOS FLIP-FLOPS 61
4.7 FLIP-FLOPS GATILHÁVEIS DO TIPO MESTRE-ESCRAVO 63
4.7.1 FLIP-FLOP MESTRE-ESCRAVO COM DATA LOCK-OUT 64
4.8 PARÂMETROS IMPORTANTES DOS FLIP-FLOPS 65
4.9 EXPERIÊNCIA 1 66
4.9.1 CONCLUSÃO 68
4.10.1 CONCLUSÃO 69
4.11.1 CONCLUSÃO 71

SUMÁRIO
v
4.12.1 CONCLUSÃO 1 73
4.12.2 CONCLUSÃO 2 74
4.13 EXERCÍCIOS 75
CAPÍTULO 5 - CONTADORES 77
5.1 DEFINIÇÃO 77
5.2 CONTADORES RIPPLE (ASSINCRONO) 77
5.2.1 EXPERIÊNCIA 1 77
5.2.1.1 MATERIAL NECESSÁRIO 77
5.2.1.2 PROCEDIMENTO 77
5.3 CONTADORES SÍNCRONOS 82
5.3.1. EXPERIÊNCIA 1 82
5.4 CONTADORES SÍNCRONOS CONTROLADOS 84
5.5 CONTADORES EM ANEL 84
CAPÍTULO 6 - REGISTRADORES 87
6.1 RESUMO 87
6.2 REGISTRADORES BUFFER 87
6.3 REGISTRADORES DE DESLOCAMENTO 91

SUMÁRIO
vi
6.4 CARREGAMENTO PARALELO 97
6.4.1 EXPERIÊNCIA 1: (OPCIONAL) 98
6.5 REGISTRADORES NA FORMA DE CI'S 100
CAPÍTULO 7 – CODIFICADORES CI 74LS148. 101
7.1 INTRODUÇÃO 101
7.1.1 CONVERSORES DE CÓDIGOS 101
7.1.2 CODIFICADOR 8 PARA 3 (CI 74LS148) 101
7.2 OBJETIVO 103
7.3 EXPERIÊNCIA 1: CODIFICADOR 4 ENTRADAS / 2 SAÍDAS 103
7.4 EXPERIÊNCIA 2: CODIFICADOR 8 PARA 3 (CI 74LS148) 104
CAPÍTULO 8 – DECODIFICADORES CI 74LS138 107
7.1.1 CI 74LS138 108
8.3 EXPERIÊNCIA 2: DECODIFICADOR 1 PARA 8 (CI 74LS138) 110
CAPÍTULO 9 – DECODIFICADORES 74LS42 113
9.1 RESUMO 113
9.3 DECODIFICADOR BCD PARA DECIMAL 115
9.4 DECODIFICADOR DRIVER 117

SUMÁRIO
vii
9.4.1 DECODIFICADOR/DRIVERS BCD PARA 7 SEGMENTOS 117
9.4.1.1 EXPERIÊNCIA 3 119
CAPÍTULO 10 - CODIFICADORES 121
8.1 RESUMO 121
10.4 CHAVES CODIFICADORAS 124
10.5 CONVERSORES DE CÓDIGOS 125
CAPÍTULO 11 - MULTIPLEXADORES 129
11.1 RESUMO 129
11.2 MULTIPLEXADOR DE 2 ENTRADAS 129
CAPÍTULO 12 - DEMULTIPLEXADORES 133
12.1 RESUMO 133
12.2 DEMULTIPLEXADOR DE 4 SAÍDAS 134
12.3 DEMULTIPLEXADORES NA FORMA DE CI'S 136
12.3.1 DEMULTIPLEXADOR 74LS155 136
12.3.1.1.1 MATERIAL NECESSÁRIO 137
12.3.1.2.1 MATERIAL NECESSÁRIO 139
CAPÍTULO 13 - COMPARADORES DIGITAIS 141
13.1 RESUMO 141

SUMÁRIO
viii
13.2.1. EXPERIÊNCIA 2 141
CAPÍTULO 14 - GERAÇÃO E CHECK DE PARIDADE 149
14.1 RESUMO 149
14.2 CHEQUE DE PARIDADE 150
12.3 GERAÇÃO DE PARIDADE 152
CAPÍTULO 15 - CIRCUITOS ARITMÉTICOS 155
15.1 RESUMO 155
15.2 MEIO SOMADOR 155
15.3 MEIO SUBTRATOR 157
16.4 SOMADOR 159

SUMÁRIO
ix
15.5 SUBTRATOR 162
15.6 SUBTRAÇÃO ATRAVÉS DE SOMA 165
15.6.1 COMPLEMENTO DE UM NÚMERO BINÁRIO 165
15.6.2 COMPLEMENTO DE DOIS DE UM NÚMERO BINÁRIO 165
15.6.3 CIRCUITO SUBTRATOR SOMADOR 167
15.7 SOMADORES PARALELOS NA FORMA DE CI'S 168
15.8 LIGAÇÃO DE SOMADORES CI'S PARALELOS EM CASCATA 170
15.10 SOMADOR SÉRIE 174
15.8.1 FUNCIONAMENTO DO SOMADOR SÉRIE 175
15.11 OVERFLOW E UNDERFLOW NA ARITMÉTICA DO COMPLEMENTO DE 2 175
15.8.1 OVERFLOW E UNDERFLOW NA ADIÇÃO 175
15.8.2 OVERFLOW E UNDERFLOW NA SUBTRAÇÃO 176
15.8.3 DETEÇÃO DE OVERFLOW E UNDERFLOW 176
15.12 ARITMÉTICA BCD 178
CAPÍTULO 16 - UNIDADES ARITMÉTICAS E LÓGICAS (ALU'S) 179
16.1 RESUMO 179
16.2 O 74LS181 179
16.3 USO DO COMPARADOR DO 74LS181 183

SUMÁRIO
x
CAPÍTULO 17 – MEMÓRIAS SEMICONDUTORAS 187
17.1 RESUMO 187
17.2 MEMÓRIAS RAM'S 187
17.3 ORGANIZAÇÃO DE UMA MEMÓRIA RAM ESTÁTICA 188
17.4 TEMPOS IMPORTANTES DE MEMÓRIA 189
17.5 MEMÓRIAS RAM'S BIPOLARES E MOS 189
17.6 CONSTRUÇÃO DE MEMÓRIAS MAIORES 192
17.7 MEMÓRIAS ROM 196
CAPÍTULO 18 – BUFFER’S 203
18.3.19 O BUFFER 203
18.3.20 BUFFER COM SAÍDA CONTROLADA / TRI-STATE 204
18.2 OBJETIVO 206
18.3.1 MATERIAIS NECESSÁRIOS 206
CAPÍTULO 19 – CONVERSOR AD/DA 209
19.1 CONVERSOR DIGITAL/ANALÓGICO (D/A) 209
19.2 CONVERSOR ANALÓGICO/DIGITAL (A/D) 213
19.3 PARÂMETROS DOS CONVERSORES D/A E A/D 217
19.3.1 RESOLUÇÃO 217
19.3.2 LINEARIDADE 217
19.3.3 LINEARIDADE DIFERENCIAL 218
19.3.4 MONOTONICIDADE 218
19.3.5 ERRO DE QUANTIZAÇÃO 218
19.3.6 VELOCIDADE DE CONVERSÃO 219
19.4 EXPERIÊNCIA 1: CONVERSORES D/A 219

SUMÁRIO
xi
19.4.1 EQUIPAMENTO NECESSÁRIO 219
19.5 EXPERIÊNCIA 2: CONVERSORES A/D 222
19.6 EXPERIÊNCIA 3: INTEGRAÇÃO ENTRE CONVERSORES D/A E CONVERSORES A/D
225

CAPÍTULO 1 – INTRODUÇÃO AO MÓDULO
1
CAPÍTULO 1 – INTRODUÇÃO AO MÓDULO MTD 2608
O módulo MTD 2608 foi desenvolvido para estudos dos princípios digitais, facilitando a
compreensão dos assuntos relacionados com as disciplinas. A principal vantagem do
desenvolvimento deste módulo é poder verificar os princípios digitais com circuitos
eletrônicos reais e não a partir de simulações.
Neste capítulo, serão mostradas as funções do módulo MTD 2608 e o seu funcionamento.
1.1 CHAVES DE DADOS
O módulo MTD 2608 possui um conjunto de 16 chaves que geram em suas saídas, níveis
lógicos “0” ou “1” (0 Volts ou 5 Volts). Cada chave é identificada por uma letra (A, B, C, D,
E, F, G, H, I, J, K, L, M, N, O e P) e suas saídas estão disponíveis no conector CN3. Vale
lembrar que todas estas chaves têm suas saídas normais e complementadas equipadas
com circuitos anti-oscilação (Anti-bounce). Por exemplo, se a Chave A estiver “para
baixo”, o “pino A” do conector CN3 estará em nível lógico “0” e o pino “A/” estará em nível
lógico “1”. Por outro lado, se a Chave A estiver “para cima”, o pino “A” estará em nível
lógico “1” e o pino “A/” estará em nível lógico “0”.

2
1.2 BOTOEIRAS COM E SEM RETENÇÃO
São chaves que ao serem pressionadas, gerarão em suas saídas, níveis lógicos “0”, ou s
“1”. Suas saídas também estão disponíveis nos conectores CN4 do módulo.
As Botoeiras com retenção possuem as referências BR0, BR1, BR2 e BR3. Já as
Botoeiras sem retenção possuem as referências BT0, BT1, BT2 e BT3.
A figura a seguir, mostra o conector CN4 com todos os pontos de acesso. Lembrando que
esse conector é responsável pela saída das chaves.
Conector de saída das chaves
1.3 LED`S DE MONITORAÇÃO
O módulo MTD 2608 também possui 16 leds que operam com níveis de tensão
compatíveis com TTL (faixa de 0 a 5 Volts) que são numerados de L0 até L15. Seus
pontos de acessos estão no conector CN3. Sendo que L0 até L7 são da cor vermelha e
L8 até L15 da cor verde. L0 até L7 também estão ligados ao circuito de palavra de
dados. Assim, quando se “entrar” com uma palavra em L0 até L7, seu valor poderá ser
visto em binário nos leds e em hexadecimal nos displays da palavra de dados.
Conector de leds de monitoração

3
1.4 EXPERIÊNCIA
Utilizando o módulo MTD 2608 e um conjunto de 16 fios para protoboard iremos realizar
uma experiência a fim de familiarizarmos com o módulo.
a) Com o módulo desligado, faça as ligações dos fios entre os conectores CN4 e CN3
conforme mostrado na figura a seguir:
b) Coloque o conector da fonte de alimentação (fornecida junto como equipamento), no
conector CN1 do módulo. Este conector se encontra no canto superior esquerdo do
módulo.
c) Ligue a fonte de alimentação na rede elétrica. Após feito esses passos o módulo
deverá ligar. (Isso pode ser observado através dos displays da palavra de dados)
d) Posicione todas as chaves (uma a uma) de A até P para “cima” e observe o que
acontece com os Leds de L0 até L15 e com o displays da palavra de dados.

4
e) Coloque as chaves de A até H (uma a uma) para baixo e observe o que ocorre nos
Leds e nos displays da palavra de dados.
f) Agora, coloque as chaves de I até P (uma a uma) para baixo e observe o que ocorre
nos Leds e nos displays da palavra de dados.
g) Mude as chaves de I até P colocando-as de forma aleatória e observe novamente o
que ocorre nos leds e nos displays.
h) Retire os fios dos pontos de A até P do conector de saída das chaves e ligue-os nos
pontos de cima do conector CN4. (A/ até H/, BT3 até BT0 e de BR3 até BR0).
i) Pressione as botoeiras com e sem retenção e observe o que acontece com os leds.
Agora, mude as chaves de A até H e observe o que acontece nos displays.
1.5 CONECTORES DE FONTES DE ALIMENTAÇÃO
Quando ligada no conector CN1 uma fonte de 12V, a mesma fornecerá energia para o
módulo e também para os conectores de fontes de alimentação de +5V (CN7) e
+12V(CN9).
Quando houver necessidade de tensões negativas -5V(CN8) e -12V(CN10), basta ligar
uma outra fonte de 12V no conector CN2 do módulo. Lembrando que essa segunda fonte,
é opcional. O conector de “Referência”, “Negativo” ou “Terra”, está disponível no conector
CN11 do módulo.
1.6 CONECTORES DE EXPANSÃO
São os conectores CN12 e CN13. Eles são usados quando houver a necessidade de
outro circuito adicional ao módulo. Nota-se que quase todos os sinais do equipamento se
encontram disponíveis nesses conectores. (Fontes, chaves de dados, leds de
monitoração e buzzer).
1.7 PROTOBOAD OU MATRIZ DE CONTATOS
Os protoboards ou matriz de contatos estão disponíveis no centro do equipamento. É o
local onde será realizada a maioria das montagens das experiências.

5
Figura 1.7 - Protoboard ou matriz de contatos.
Seus pontos estão ligados da seguinte forma:
Geralmente, os contatos de cima e de baixo do protoboard são usados para a
alimentação do circuito. Sendo a parte de cima geralmente usada para o potencial
positivo e o de baixo para o potencial negativo.
1.8 PONTA DE PROVA
O módulo MTD 2608, possui um circuito que identifica três estados lógicos do sinal
através de três leds de diferentes cores: Vermelho para o nível “logico alto”, “H”, “1” ou
“5V”, Verde para o nível “lógico baixo”, “L”, “0” ou “0V” e Amarelo para o nível “lógico
falso” que é um nível entre “alto” e “baixo”.
Na realidade o circuito identifica um estado lógico “baixo” qualquer sinal entre 0 volt e 0,8
volts, estado lógico “falso” acima de 0,8 volts até 2 volts e estado lógico “alto” acima de
2 volts até 5 volts. (Padrão TTL)
O circuito da ponta de prova é encontrado no canto inferior direito do módulo e é
formado pelos leds L16, L17 e L8. O seu acesso é através do conector CN6.

6
Ligação com o circuito de ponta de prova
Para fazer ligação com o circuito da ponta de prova, basta conectar um fio no pino PP1
Do conector CN5.
1.9 BUZZER
No módulo também possui um BUZZER, que é um componente que produz um sinal
audível, quando se aplica sobre ele uma tensão de 5 Volts. Seu acesso é feito através do
pino BUZZER do conector CN6 do módulo.
Ligação com o circuito do buzzer.
1.10 FREQUÊNCIAS FIXAS
Os conectores CN5 e CN6 do módulo fornecem 6 sinais de frequências fixas que são de:
1Hz, 10Hz, 100Hz, 1KHz, 10KHz e 100KHz. Estes sinais são compatíveis com níveis
TTL.

7
Ligação com as frequências fixas.
1.11 – MXD - EXPANSOR DIGITAL
Com o módulo desligado, instale a placa MXD 01 nos conectores de expansão CN12 e
CN13 do módulo MTD 2608.
OBSERVAÇÃO:
É de extrema importância ter o conhecimento dessas partes que compõem o
módulo didático para a realização das experiências.
Nos próximos capítulos, serão estudadas as teorias que envolvem o curso
sempre com experiências para fixar o aprendizado.

8
MXD 01 Módulo MTD 2608
OBSERVAÇÃO:
Verificar a polarização da placa no encaixe.
CN1 (MXD 01) encaixado no conector CN13 (MTD 2608)
CN2 (MXD 01) encaixado no conector CN12 (MTD 2608)
1.12 CIRCUITOS OPCIONAIS
O módulo MTD 2608 possui alguns cartões que facilitam a operação do equipamento em
algumas experiências.
1.12.1 CARTÃO DE EXPANSÃO MTX 01
O cartão de expansão MTX 01 possui alguns componentes que facilitam a montagem de
experiências. Os componentes utilizados no cartão MTX 01 são: Resistores, Capacitores,
Diodos, Transistores, Relé, LDR (resistor dependente da luz), opto-acoplador,
potenciômetros e uma lâmpada de 12V.

9
algumas experiências. Os componentes utilizados no cartão MTX 02 são: 2 Relés de 12V,
4 potenciômetros, banco de capacitores com 6 valores mais utilizados e uma chave BCD.
algumas experiências. Os componentes utilizados no cartão MTX 03 são: 2 Relés de 12V,
4 potenciômetros, duas chaves BCD e um circuito gerador de pulso. Os terminais dos
componentes estão disponíveis através de conectores no cartão.
ATENÇÃO: DEVIDO ÀS CONSTANTES MUDANÇAS
TECNOLÓGICAS, RESERVAMO-NOS O DIREITO DE REALIZAR
ALTERAÇÕES TÉCNICAS NO PRODUTO SEM PRÉVIO AVISO.
OBSERVAÇÃO:
É de extrema importância ter o conhecimento dessas partes que compõem o
módulo didático para a realização das experiências.

CAPÍTULO 2 – GATES LÓGICOS BÁSICOS
11
2.1 INTRODUÇÃO
Como em circuitos digitais a base de todos os componentes são os Gates lógicos, existe
a necessidade de se estudar os circuitos lógicos básicos como lógica E, OU,
INVERSORA, OU-EXCLUSIVA, entre outras. Estes circuitos podem ser encontrados na
série TTL 74, como os CIs 74LS00, 74LS08 e 74LS32.
As experiências apresentadas neste capítulo têm como objetivo demonstrar as funções
lógicas básicas e alguns circuitos integrados da família TTL. Outro objetivo deste capítulo
é apresentar a demora de propagação do sinal elétrico em circuitos integrados.
Todas as experiências relatadas neste capítulo estão de acordo com a tabela 2.1
Tabela 2. 1 - Descrição das experiências
EXPERIÊNCIAS DESCRIÇÃO
1 “E” de duas entradas
2 “E” de quatro entradas
3 “OU” de duas entradas
4 “OU” de quatro entradas
5 INVERSOR
6 “NÃO-E” de duas entradas
7 “NÃO-E” de três entradas
8 “NÃO-E” como INVERSOR
9 “NÃO-OU” de duas entradas
10 “NÃO-OU” de três entradas
11 “NÃO-OU” como INVERSOR
12 OU-EXCLUSIVO

12
2.2 EXPERIÊNCIAS 1 e 2: FUNÇÃO LÓGICA GATES “E” (AND)
2.2.1 RESUMO
A função “E” é definida como:
“Produz uma saída 1 somente quando todas as entradas forem 1”. Desta maneira o
circuito lógico “E” dará um nível alto (1) na saída quando todas as entradas estiverem em
nível lógico alto (1). A figura 2.1 mostra a tabela verdade, o símbolo e a expressão
booleana para o gate “E”.
Figura 2. 1 - Gate E – (a) Tabela Verdade – (b) Símbolo – (c) Expressão Booleana
2.2.2 OBJETIVO
A familiarização com os GATES “E”, tabela verdade, conceito de entradas múltiplas e
demora de propagação.

13
2.2.3 MATERIAL NECESSÁRIO
Módulo MTD 2608 1 Circuito Integrado 74LS08
2.2.4 EXPERIÊNCIA 1: GATE “E” DE DUAS ENTRADAS
2.2.4.1 PROCEDIMENTOS
a) Desligar o módulo MTD 2608
b) Montar o circuito da figura 2.2, no protoboard. Observando que “A” e “B” são saídas
das chaves disponíveis no conector CN3 do módulo e “L0” é a entrada de led de
monitoração disponível no conector CN2 também do módulo.
c) A figura 2.2, mostra a pinagem do CI 74LS08.

14
Figura 2. 2 - Layout do CI 74LS08
Figura 2.2.4.1c -
d) Montar a circuito da figura 2.3.
Figura 2. 3 - Circuito com o GATE “E”
e) Completar a tabela 2.2.
Tabela 2. 2 - Tabela Verdade da Função “E” de duas entradas.
ENTRADAS SAÍDAS
A B LØ = A . B
Ø Ø
Ø 1 NOTA: O led aceso
1 1 indica 1, apagado Ø.
1 Ø

15
2.2.5 EXPERIÊNCIA 2: “E” DE QUATRO ENTRADAS
a) Desligar o módulo MTD 2608.
b) Montar o circuito da figura 2.4, no protoboard; observando que “A”, “B”, “C” e “D” são
saídas das chaves disponíveis no conector CN3 do módulo e “L0” é a entrada de led
de monitoração disponível no conector CN2 também no módulo.
Figura 2. 4 - Circuito “E” de 4 entradas.
c) Completar a tabela 2.3.

16
Tabela 2. 3 - Tabela Verdade do GATE “E” de 4 entradas.
ENTRADAS SAÍDAS
A B C D L0 = ABCD
Ø Ø Ø Ø
Ø Ø Ø 1
Ø Ø 1 Ø
Ø Ø 1 1
Ø 1 Ø Ø
Ø 1 Ø 1
Ø 1 1 Ø
Ø 1 1 1
1 Ø Ø Ø
1 Ø Ø 1
1 Ø 1 Ø
1 Ø 1 1
1 1 Ø Ø
1 1 Ø 1
1 1 1 Ø
1 1 1 1
d) Observação: No circuito testado foi montado um gate “E” de 4 entradas usando
gates “E” de duas entradas. Usando as propriedades da álgebra de Boole foi feito:
L0 = ABCD = (((AB) C) D)
Em termos de blocos lógicos, teremos o mostrado na figura 2.5
Figura 2. 5 - Gate “E” de 4 entradas.

17
2.2.6 DEMORA DE PROPAGAÇÃO (DELAY TIME)
É o tempo requerido para a saída do gate muda de estado após as entradas terem
mudado.Um gate TTL típico possui uma demora de propagação de 10ns. Esta demora de
propagação depende da tensão de alimentação, temperatura ambiente e da carga
capacitiva de saída. O significado de algumas simbologias referentes a tempo e
encontradas nas folhas de dados são:
 tPLH - Demora de propagação quando a saída está mudando de um nível Ø (baixo),
para um nível 1 (alto).
 tPHL - Demora de propagação quando a saída está mudando de um nível 1 (alto),
para um nível Ø (baixo).
Ambos os parâmetros, tPHL e tPLH, são medidas com respeito ao pulso de entrada. Os
circuitos das figuras 2.2.6 e 2.2.6a, ilustram a demora de propagação. Devido a estes
tempos estarem na ordem de nanosegundos não poderão ser observados a olho nu, e
sim com o uso de equipamentos de alta frequência.
Figura 2. 6 - Circuito para teste de demora de propagação.
Na figura 2.6, se A = 1, C = 1 e os pinos 2 e 12 estão ligados a um gerador de pulso ()
com uma frequência de 1Hz e com largura de pulso menor que a demora de propagação
do bloco lógico, então a saída (pino 11) ficaria constantemente em zero, devido aos
instantes de ocorrência dos pulsos nos pinos 12 e 13 acontecerem em momentos não
coincidentes. A figura 2.7, ilustra estes atrasos.
Figura 2. 7 - Formas de ondas correspondente a figura 2.6.

18
Figura 2. 8 - Circuito para teste de demora de propagação
Na figura 2.8, se A = 1 e B = 1, na saída teríamos um pulso a cada segundo, com duração
igual ao instante de coincidência dos pulsos. A figura 2.9 ilustra estes atrasos.
Figura 2. 9 - Formas de onda correspondente a 2.8.
Disto conclui-se que devido à Demora de Propagação de cada gate na figura 2.6, o sinal
aplicado no pino 2 vai chegar a entrada do gate de saída após ter terminado o pulso
introduzido na outra entrada deste gate; desta maneira a saída permanece em zero. Na
figura 2.9, o atraso não é suficiente, de maneira que os sinais chegam a tempos próximos
um do outro no gate de saída, dando assim uma saída adequada, isto, é um pulso.
2.2.7 EXERCÍCIOS
a) Em um gate “E” de 3 entradas A, B e C, para A = 1, B = 1 e C = Ø a saída será:
1. 1
2. Ø
3. Indeterminada
b) Se ligarmos todas as entradas de um gate “E” a uma só chave, a saída será:

19
1. Igual a entrada
2. O inverso da entrada
3. A função OU
c) A saída de um gate “E” de 3 entradas pode ser representada pela expressão
Booleana:
1. (A . B . C )
2. (A . B) C
3. A (B . C )
4. (B C) A
5. C . A . B
2.3 EXPERIÊNCIAS 3 e 4: FUNÇÃO LÓGICA GATE “OU” (OR)
2.3.1 RESUMO
A função “OU” é definida como:
“Se uma ou mais entradas forem 1 a saída será 1”.
Desta maneira, o circuito lógico “OU” dará uma saída alta (1) se pelo menos uma de suas
entradas estiver no nível alto (1). A figura 2.10 mostra a tabela verdade, o símbolo e a
expressão booleana para o gate “OU”.
Figura 2. 10 - Gate “OU” – (a) Tabela Verdade – (b) Símbolo Lógico – (c) Expressão
Booleana
2.3.2 OBJETIVO
Neste ponto será examinada a tabela verdade do gate “OU” e o conceito de múltiplas
entradas.

20
2.3.3 MATERIAL UTILIZADO
2.3.4 EXPERIÊNCIA 3: “OU” DE DUAS ENTRADAS
b) A figura 2.11 mostra as pinagens do CI 74LS32
Figura 2. 11 - Layout do CI 74LS32.
c) Montar o circuito da figura 2.12 no protoboard.

21
Figura 2. 12 - Circuito com o Gate OU.
d) Ligar o módulo MTD 2608.
Tabela 2. 4 - Tabela Verdade do Gate “OU”.
ENTRADAS SAÍDAS
A B LØ = A + B
Ø Ø
Ø 1
1 1
1 Ø
2.3.5 EXPERIÊNCIA 4: “OU” DE QUATRO ENTRADAS
b) Montar o circuito da figura 2.13, no protoboard.

22
Figura 2. 13 - Circuito “OU” de 4 entradas
Tabela 2. 5 - Tabela Verdade do Gate “OU” de 4 entradas
ENTRADAS SAÍDAS
A B C D L0 = A+B+C+D
Ø Ø Ø Ø
Ø Ø Ø 1
Ø Ø 1 Ø
Ø Ø 1 1
Ø 1 Ø Ø
Ø 1 Ø 1
Ø 1 1 Ø
Ø 1 1 1
1 Ø Ø Ø
1 Ø Ø 1
1 Ø 1 Ø
1 Ø 1 1
1 1 Ø Ø
1 1 Ø 1
1 1 1 Ø
1 1 1 1
Observação:
O circuito montado executou a função de um gate “OU” de 4 entradas, porém usa Gates
“OU” de duas entradas. Isto foi conseguido lançando mão de uma das propriedades da
álgebra de Boole que diz:
L0 = A + B + C + D = (((A + B) + C) + D)

23
Em termos de blocos lógicos, tem-se o mostrado na figura 2.14.
Figura 2. 14 - Gate “OU” de 4 entradas
2.3.6 ANÁLISE DE DEMORA
O circuito das figuras 2.15 e 2.16 ilustram a demora de propagação.
Figura 2. 15 - Circuito do Gate OU com 4 entradas.
Na figura 2.15, se B = Ø, C = Ø e os pinos 1 e 12 são ligados a um gerador de pulso
negativo (  ) com uma frequência de 1Hz e com largura de pulso menor que a demora
de propagação, ter-se-á na saída, pino 11, a forma de onda apresentada na figura 2.15.
Isto porque o pulso negativo de entrada sofre atrasos diferentes, provocando pulsos
adicionais na saída.

24
Figura 2. 16 - Circuito do Gate “OU” de 4 entradas com demora reduzida.
Na figura 2.16, se B = Ø, C = Ø e os pulsos negativos de 1Hz são aplicados aos pinos 1 e
5, a saída, pino 11, apresentaria a forma de onda da figura 2.16. Isto porque, neste caso,
os atrasos seriam de um único bloco lógico e aplicado ao circuito de saída em instantes
coincidentes.
Disto conclui-se que, apesar dos circuitos das figuras 2.15 e 2.16 terem expressões
lógicas equivalentes, o circuito da figura 2.16 introduz menor demora de propagação e,
consequentemente, poderá operar em maiores frequências.
2.3.7 EXERCÍCIOS
a) Em um bloco “OU” de 4 entradas A, B, C e D, para A = 1, B = Ø, C = Ø e D = Ø, a
saída será:
1. Alta (1 ) ( )
2. Baixa (Ø ) ( )
3. Indeterminada ( )
b) Se temos disponível gates “OU” de 2 entradas, quantos gates são necessários para
se executar uma função OU de 8 entradas?
1. 1 ( )
2. 2 ( )
3. 5 ( )
4. 7 ( )

25
5. 9 ( )
6. 10 ( )
7. Nenhuma das anteriores ( )
c) Tem-se disponível um gate “OU” de 5 entradas e deseja-se executar a expressão L
= A+ B. O que deve ser feito com as outras entradas?
1. Ligar ao potencial 1 ( )
2. Ligar ao potencial Ø1 ( )
3. Deixar flutuando1 ( )
4. Ligar a uma entrada usada1 ( )
d) Se a saída do gate “OU” é baixa (Ø) isto indica que:
1. Todas as entradas são altas ( )
2. Uma entrada é alta (1) ( )
3. Uma entrada é baixa (Ø) ( )
4. Todas as entradas são baixas (Ø ) ( )
2.4 EXPERIÊNCIA 5: FUNÇÃO LÓGICA GATE “INVERSORA” (NOT)
2.4.1 RESUMO
O gate “INVERSOR” providencia na saída um nível lógico que é o inverso do nível lógico
da entrada. A tabela ilustra esta operação.
Figura 2. 17 - Gate “INVERSOR” - a) Tabela Verdade - b) Símbolos Lógicos - c)
Expressão Booleana.

26
2.4.2 OBJETIVO
Neste ponto será examinada a tabela verdade do gate “INVERSOR” e algumas
aplicações do gate “INVERSOR” como BUFFER e gerador de atraso.
2.4.4 PROCEDIMENTO
b) Observar a figura 2.18, mostra a pinagem do CI 74LS04

27
c) Montar o circuito da figura 2.19, no protoboard.
Figura 2. 19 - Circuito com o gate Inversor.
d) Ligar o módulo.
Tabela 2. 6 - Tabela Verdade do Gate Inversor.
ENTRADAS SAÍDAS
A
LØ = A
Ø
1
2.4.5 ANÁLISE DE DEMORA
Os gates “INVERSORES” podem ser usados para introduzir demora de propagação em
uma determinada linha. Usados em cascata, como mostra a figura 2.20 cada gate
“INVERSOR” introduzem um atraso típico de 10ns, para TTL padrão.
Figura 2. 20 - Gates INVERSORES funcionando como Delay (atraso).
2.4.6 FAN-OUT (CAPACIDADE DE CARGAS)
Um parâmetro importante dos circuitos integrados é a quantidade de outros gates do
mesmo tipo, ou cargas, que a saída de um determinado gate poderá alimentar. Esta
característica é chamada “FAN-OUT” e nos circuitos TTL tem valor típico de 10.

28
Se o circuito exige que mais de 10 cargas devam ser controladas por uma determinada
saída, podemos usar gates “INVERSORES” como BUFFER, de maneira a aumentar
este número. A figura 2.21 ilustra este fato.
Figura 2. 21 - Uso de Gates INVERSORES como BUFFER.
O circuito original 74LS00 alimenta diretamente apenas 10 entradas, porém neste caso
faz o controle de 19, podendo ser expandido para 100.
2.4.7 EXERCÍCIOS
a) O gate “INVERSOR” pode ser usado para inverter dois sinais ao mesmo tempo.
1. Falso
2. Verdadeiro
b) Os gates “INVERSORES” podem ser usados como elemento de demora.
1. Falso
2. Verdadeiro
c) Os gates “INVERSORES” podem ser usados como BUFFER.
1. Falso
2. Verdadeiro
d) Um número par de gates “INVERSORES” ligados em série:
1. Inverte o sinal de entrada
2. Mantém o mesmo sinal de entrada

29
2.5 EXPERIÊNCIAS 6 a 8: FUNÇÃO LÓGICA GATE “NÃO-E” (NAND)
2.5.1 RESUMO
A função “NÃO-E” pode ser definida como:
"Produz uma saída Ø somente quando todas as entradas são 1."
Em suma, o gate “NÃO-E” é o complemento do gate “E”. A figura 2.22, mostra a tabela
verdade, o símbolo e a expressão lógica do gate “NÃO-E”.
Figura 2. 22 - Gate “NÃO-E” - a) Tabela Verdade - b) Símbolo - c) Expressão
Booleana.
2.5.2 OBJETIVO
Será examinada a tabela verdade do gate “NÃO-E”, a maneira de montar o circuito
“NÃO-E” com múltiplas entradas e sua utilização como gate INVERSOR.

30
2.5.4 EXPERIÊNCIA 6: “NÃO-E” DE DUAS ENTRADAS
b) Observar a figura 2.23, mostra a pinagem do CI 74LS00
Figura 2. 23 - Lay-out do CI 74LS00.
c) A figura 2.24 mostra o circuito a ser utilizado:

31
Figura 2. 24 - Circuito com um Gate “NÃO-E”.
d) Ligar o módulo.
Tabela 2. 7 - Tabela Verdade do Gate “NÃO-E”.
ENTRADAS SAÍDAS
A B LØ = AB
Ø Ø
Ø 1
1 1
1 Ø
2.5.5 EXPERIÊNCIA 7: “NÃO-E” DE TRÊS ENTRADAS
b) Montar o circuito da figura 2.25, no protoboard.
Figura 2. 25 - Circuito do Gate “NÃO-E” de 3 entradas

32
c) Ligar o módulo.
d) Completar a tabela 2.8
Tabela 2. 8 - Tabela Verdade do gate “NÃO E” de 3 entradas.
ENTRADA SAÍDA
A B C L0 = ABC
Ø Ø Ø
Ø Ø 1
Ø 1 Ø
Ø 1 1
1 Ø Ø
1 Ø 1
1 1 Ø
1 1 1
O circuito montado na figura 2.25 pode ser representado simbolicamente como mostra na
figura abaixo.
Figura 2. 26 - Gate “NÃO-E” de 3 entradas (símbolo).
2.5.6 EXPERIÊNCIA 8: GATE “NÃO-E” FUNCIONANDO COMO INVERSOR
b) Montar o circuito da figura 2.27.
Figura 2. 27 - Gate “NÃO-E” funcionando como inversor
c) Ligar o módulo.

33
Tabela 2. 9 - Tabela Verdade do Gate “NÃO-E” funcionando como inversor.
ENTRADAS SAÍDAS
A LØ = A
Ø
1
d) O gate “NÃO-E” quando tem as entradas ligadas no mesmo ponto, ou quando é
usada apenas uma das entradas deixando as outras flutuando funciona como um
gate “INVERSOR”. Na figura 2.27, a entrada do circuito equivalente a 1 unidade de
carga quando em nível lógico baixo e a 2 unidades de carga quando em nível lógico
alto.
2.5.7 EXERCÍCIOS
a) Em um gate “NÃO-E” de 3 entradas, duas entradas são conectadas ao +5v e a
terceira é ligada a chave A, a saída será:
1. A
2. A
3. 1
4. Ø
b) Com gates “NÃO-E” pode-se executar qualquer expressão Booleana.
1. Certo
2. Errado
2.6 EXPERIÊNCIAS 9 a 11: FUNÇÃO LÓGICA GATE “NÃO-OU” (NOR)
2.6.1 RESUMO
A função “NÃO-OU” pode ser definida como:
"Produz uma saída Ø se uma ou mais entradas forem 1."
Isto que dizer que o gate “NÂO-OU” é complemento do gate “OU”. A figura 2.28 mostra a
tabela verdade, o símbolo e a expressão Booleana do gate “NÂO-OU”.

34
Figura 2. 28 - Gate “NÃO-OU” - a) Tabela Verdade - b) Símbolo Lógico - c)
Expressão Booleana.
2.6.2 OBJETIVO
Será examinada a tabela verdade do gate “NÃO-OU”, seu uso como inversor e
implementação de gates “NÃO-OU” com múltiplas entradas utilizando Gates de duas
entradas.

35
2.6.4 EXPERIÊNCIA 9: “NÃO-OU DE DUAS ENTRADAS
a) Desligar o módulo MTD 2608
b) Layout do CI 74LS02
c) Montar o circuito da figura 2.30.
Figura 2. 30 - Circuito com o gate “NÃO-OU”.
d) Ligar o módulo
Tabela 2. 10 - Tabela Verdade do gate NÃO-OU.
ENTRADAS SAÍDAS
A B LØ = A+B
Ø Ø
Ø 1
1 1
1 Ø

36
2.6.5 EXPERIÊNCIA 10: “NÃO-OU” DE TRÊS ENTRADAS
Figura 2. 31 - Gate “NÃO-OU” de 3 entradas.
c) Ligar o módulo.
d) Completar a tabela 2.11.
Tabela 2. 11 - Tabela Verdade do gate “NÃO OU” de 3 entradas.
ENTRADAS SAÍDAS
A B C L0 = A+B+C
Ø Ø Ø
Ø Ø 1
Ø 1 Ø
Ø 1 1
1 Ø Ø
1 Ø 1
1 1 Ø
1 1 1
2.6.6 EXPERIÊNCIA 11: GATE “NÃO-OU” FUNCIONANDO COMO INVERSOR

37
Figura 2. 32 - Circuito com Gate “NÃO-OU” funcionando como inversor.
c) Ligar o módulo.
Tabela 2. 12 - Tabela Verdade do Gate “NÃO-OU” com as entrada ligada ao mesmo
ponto.
ENTRADA SAÍDA
A L0
Ø
1
2.6.7 EXERCÍCIOS
a) Se uma entrada de um gate “NÃO-OU” é 1 e as outras são desconhecidas,
podendo ser 1 ou Ø, qual será a saída:
1. 1
2. Ø
3. Indeterminada
b) Para implementar a função S = A + B + C + D, usando gates “NÃO-OU” de duas
entradas e sem o uso da lógica por fios, quantos gates são necessários?
1. 2
2. 4
3. 6
4. 8
c) A Lógica por fios
1. É uma boa prática em TTL
2. Reduz o número de gates necessários

38
3. Pode ser usadas com várias saída de gates ligadas juntas
d) Com gates “NÃO-OU” pode-se executar qualquer expressão Booleana.
1. Errado
2. Certo
2.7 EXPERIÊNCIA 12: FUNÇÃO LÓGICA “OU-EXCLUSIVO” (XOR)
2.7.1 RESUMO
O gate “OU-EXCLUSIVO” e um gate “OU” modificado, no qual uma entrada “1” produz
uma saída “1”, porém se mais de uma entrada for “1” a saída será “0”, e também se todas
as entradas forem “0” a saída será “0”. Deste modo podemos definir a função “OU-
EXCLUSIVO” como:
"Produz uma saída “1” somente se as entradas forem diferentes."
A figura abaixo apresenta uma tabela verdade, símbolo e expressão Booleana do gate
OU-EXCLUSIVO.
Figura 2. 33 - Gate “OU-EXCLUSIVO” a) Tabela Verdade - b) Símbolo - c) Expressão
Booleana
2.7.2 OBJETIVO
Será examinada a utilização de gates “OU-EXCLUSIVO” disponível em CI.

39
2.7.4 PROCEDIMENTOS
a) Layout do CI 74LS86.
Figura 2. 34 - Lay-out do CI 74LS86.

40
Figura 2. 35 - Gate “OU-EXCLUSIVO”.
Tabela 2. 13 - Tabela Verdade do gate “OU-EXCLUSIVO”.
ENTRADAS SAÍDAS
A B LØ = A  B
Ø Ø
Ø 1
1 1
1 Ø
Tabela 2. 14 - Tabela Verdade do gate “OU-EXCLUSIVO” funcionando como um
Inversor Programável.
ENTRADAS SAÍDAS
A B LØ
Ø Ø
1 Ø
Ø 1
1 1
e) Observar na tabela 2.14 que quando B = Ø, a saída do gate “OU-EXCLUSIVO”
apresenta o nível lógico idêntico ao da entrada A. Porém, quando B = 1 a saída é o
inverso de “A”. Deste modo, o gate “OU-EXCLUSIVO” pode ser usado como um
inversor programável; se uma das entradas é Ø não há inversão, porém se for 1 há
inversão do nível lógico da outra entrada.

41
2.7.5 EXERCÍCIOS
a) O gate “OU-EXCLUSIVO” produz uma saída 1 se:
1. Ambas as entradas forem Ø
2. As entradas forem estados contrários
3. Ambas as entradas forem 1
4. Nenhuma das respostas anteriores
b) O gate “OU-EXCLUSIVO” produz uma saída Ø se as entradas forem as mesmas.
1. Verdade
2. Falso
c) Para usar o gate “OU-EXCLUSIVO” como inversor:
1. As entradas devem ser 1 simultaneamente
2. As entradas devem ser Ø simultaneamente
3. Uma entrada deve ser sempre Ø
4. Uma entrada deve ser sempre 1

CAPÍTULO 3 – TEOREMA DE ‘DE MORGAN”
Não é permitida a reprodução total ou parcial deste Manual, por quaisquer meios, sem autorização expressa da DATAPOOL ELETRÔNICA.
43
CAPÍTULO 3 - TEOREMA DE “DE MORGAN”
3.1 RESUMO
Basicamente, o teorema de De Morgan permite a execução de uma expressão Booleana
usando determinados tipos de gates, por exemplo “NÃO-E” ou então “NÃO-OU”. O
teorema funciona da seguinte maneira:
A + B = A . B
A . B = A + B
Isto está mostrado em símbolos na figura 3.1.
Figura 3. 1 - Teorema De Morgan.
Deste modo podemos passar de um tipo de função a outra pela aplicação do Teorema de
De Morgan.
3.2 EXPERIÊNCIA 1: EQUIPAMENTO ENTRE AS FUNÇÕES “NÃO-E” e “OU”
(DUAS ENTRADAS)
3.2.1 OBJETIVO
Verificar experimentalmente a validade do Teorema de De Morgan

44
Primeira parte
Segunda Parte
1 Circuito Integrado 74LS32

45
3.2.3 PROCEDIMENTOS
Primeira Parte
a) Verificar se o módulo MTD 2608 está desligado;
b) Montar o circuito a seguir, no protoboard ligando as chaves “A” e “B” nas entradas
do gate “NÃO E” e a saída no led “L0”;
Figura 3. 2 - Implementação da função A . B
c) Ligar o módulo MTD 2608;
d) Preencher a tabela 3.1.
Segunda Parte
do circuito montado, e a saída no led “L1”;
Figura 3. 3 - Imprementação da função A + B

46
Tabela 3. 1 - Tabela Verdade das saídas L1 e L0
ENTRADAS SAÍDA L1 SAÍDA L0
A B
Ø Ø
Ø 1
1 Ø
1 1
3.2.4 CONCLUSÃO
Através dos resultados obtidos na tabela 3.1, observa-se a igualdade entre os sinais em
“L1” e “L0”, comprovando a validade do Teorema de De Morgan. Observar-se ainda que a
mudança da função “NÃO E” para a função “OU” foi seguida pela inversão das duas
entradas. Os resultados obtidos são mostrados na forma de símbolos lógicos na figura
3.4.
Figura 3. 4 - a) Representação Simbólica do circuito montado - b) Identidade pelo
Teorema de De Morgan.
3.3 EXPERIÊNCIA 2: EQUIVALÊNCIA ENTRE AS FUNÇÕES “NÃO OU” E “E”
(DUAS ENTRADAS)
3.3.1 OBJETIVO

47
Primeira parte
Segunda Parte

48
3.3.3 PROCEDIMENTOS
Primeira Parte
do gate “NÃO OU” e a saída no led “L0”;
Figura 3. 5 - Implementação da função A + B
d) Preencher a tabela 3.3.3.
Segunda Parte
do circuito montado, a saída no led “L1”;
Figura 3. 6 - Implementação da função A . B
e) Ligar o módulo MTD 2608;

49
A B
Ø Ø
Ø 1
1 Ø
1 1
3.3.4 CONCLUSÃO
Através dos resultados obtidos na tabela 3.2, observa-se a igualdade entre os sinais em
“L1” e “L0”, comprovando a validade do Teorema de De Morgan. Observar-se ainda que a
mudança da função “NÃO OU” para a função “E” foi acompanhada pela inversão das
duas entradas. Os resultados obtidos são mostrados na forma de símbolos lógicos na
figura 3.7.
Figura 3. 7 - Representação Simbólica do circuito montado - b) Identidade pelo
Teorema de De Morgan.
3.4 EXPERIÊNCIA 3: EQUIVALÊNCIA ENTRE AS FUNÇÕES “OU” E “NÃO E”
(TRÊS VARIÁVEIS)
3.4.1 OBJETIVO
Verificar experimentalmente a validade do Teorema de De Morgan.

50
Primeira parte
Segunda Parte

51
3.4.3 PROCEDIMENTOS
Primeira Parte
b) Montar o circuito a seguir, no protoboard;
Figura 3. 8 - Circuito de expressão boleana A . B + C
Segunda Parte
Figura 3. 9 - Implementação da função A . B . C
f) Ligar o módulo MTD 2608;
f) Completar a tabela 3.3.

52
A B C
Ø Ø Ø
Ø Ø 1
Ø 1 Ø
Ø 1 1
1 Ø Ø
1 Ø 1
1 1 Ø
1 1 1
3.4.4 CONCLUSÃO
Através dos resultados obtidos na tabela 3.3, deve ser observada a igualdade entre os
sinais em “L1” e “L0”, comprovando a validade do Teorema de De Morgan. Observar-se
ainda que a mudança da função “OU” para a função “NÃO E” foi acompanhada pela
inversão das entradas desta porta “NÃO E”, sendo que agora uma destas entradas é uma
expressão lógica.
3.5 EXPERIÊNCIA 4: EQUIVALÊNCIA ENTRE AS FUNÇÕES “E” E “NÃO OU”
(TRÊS VARIÁVEIS)
3.5.1 OBJETIVO

53
Primeira Parte
Segunda Parte

54
3.5.3 PROCEDIMENTOS
Primeira Parte
Figura 3. 10 - Circuito de expressão boleana (A + C) . B
Segunda Parte
Figura 3. 11 - Implementação da função A + C + B

55
A B C
Ø Ø Ø
Ø Ø 1
Ø 1 Ø
Ø 1 1
1 Ø Ø
1 Ø 1
1 1 Ø
1 1 1
3.5.4 CONCLUSÃO
Através dos resultados obtidos na tabela 3.4, deve ser observada a igualdade entre os
sinais em “L1” e “L0”, comprovando a validade do Teorema de De Morgan. Observar-se
ainda que a mudança da função “E” para a função “NÃO OU” foi acompanhada pela
inversão das entradas desta porta “NÃO OU”, sendo que agora uma destas entradas é
uma expressão lógica.

CAPÍTULO 4 – FLIP FLOPS
57
4.1 RESUMO
Os flip-flops são os componentes básicos de vários dispositivos, dentre os quais
destacam-se as memórias semicondutoras e os contadores.
Os flip-flops podem ser classificados em dois tipos principais:
a) Flip-Flops Síncronos ou com "clock"
b) Flip-Flops Assíncronos ou sem "clock"
Os flip-flops síncronos exigem, para seu perfeito funcionamento, um pulso de
gatilhamento também chamado "clock", além das entradas normais. Deste modo, nos flip-
flops síncronos as mudanças só ocorrerão durante o pulso de sincronização, ou clock. Já
nos flip-flops assíncronos, as transições ocorrem após terem sido completadas mudanças
nas entradas normais, sem haver a necessidade de pulsos de sincronização.
De acordo com o funcionamento de suas entradas existem diversos tipos de flip-flops,
sendo os mais comuns: S-R, T, D e JK, cujas características de funcionamento passamos
a descrever.
4.2 FLIP-FLOP S-R
Este é o mais simples dispositivo de memória, também chamado de "Flip-Flop Set
Reset".
A figura 4.1 mostra o diagrama em blocos e a tabela verdade do flip-flop S-R.
Figura 4. 1 - Flip-Flop S-R – (a) Símbolo – (b) Tabela de Funcionamento – (c) Tabela
Resumida.

58
A leitura da tabela se faz do seguinte modo:
"-" significa não deve ocorrer ou não interessa.
QT é a saída Q existente no instante (T) de aplicação das entradas S e R.
QT+1 é a saída Q após a aplicação das entradas S e R.
Da tabela da figura 4.1 pode-se observar que quando S = 1 e R = Ø a saída Q vai para 1;
quando S = Ø e R = 1, a saída Q vai para Ø; quando R = S = Ø, Q mantém o estado
anterior e quando S = R = 1 a saída será indeterminada.
O flip-flop em sua versão mais simples é muitas vezes chamado de LATCH, e pode ser
implementado com gates NÃO-OU ou com gates NÃO-E, como mostra a figura 4.2.
Figura 4. 2 - - Flip-Flop S-R – (a) Símbolo – (b) Implementação com gates “NÃO-
OU” - (c) Implementação com gates “NÃO-E” – (d) Formas de onda.
Como pode ser observado, os flip-flops vistos são assíncronos, isto é, são diretamente
operados pelas entradas S e R; porém, estes dispositivos podem ser implementados com
uma linha de sincronização em clock. Na figura 4.3 é mostrado este circuito.

59
Figura 4. 3 - Flip-Flop S-R Síncrono – (a) Símbolo – (b) Implementação com gates
“NÃO-E” - (c) Tabela de Funcionamento.
Na tabela da figura 4.3(c) notar que quando o clock está em 1 o flip-flop funciona
normalmente, e quando está em Ø não ocorre mudanças na saída.
A figura 4.4 mostra as formas de onda de funcionamento do flip-flop S-R síncrono.
Figura 4. 4 - Formas de onda de funcionamento de um Flip-Flop S-R Síncrono.
4.3 FLIP-FLOP T
O Flip-Flop T (Toggle) ou Complementar tem sua tabela de funcionamento mostrada na
figura 4.5.

60
Figura 4. 5 - Flip-Flop T – (a) Símbolo – (b) Tabela de Funcionamento – (c) Tabela
Resumida
O Flip-Flop T não é disponível comercialmente, podendo, no entanto ser construído a
partir de outros.
4.4 FLIP-FLOP D
O Flip-Flop D é quase sempre gatilhável (síncrono), isto é, vem sempre associado com
uma entrada de clock, às vezes denominada ENABLE. A figura 4.6 mostra a sua tabela
de funcionamento.
Figura 4. 6 - Flip-Flop D – (a) Saída – (b) Tabela de Funcionamento – (c) Tabela
Resumida.
Da figura 4.6(b) vemos que a saída Q acompanha a entrada D, desde que o clock esteja
em 1. Com o clock em Ø não há mudança de saída.
4.5 FLIP-FLOP JK
Este é o mais versátil dos flip-flops, não possuindo condições de entradas inválidas (como
o S-R para S = R = 1).

61
Figura 4. 7 - Flip-Flop J-K – (a) Símbolo – (b) Tabela de Funcionamento – (c) Tabela
Resumida.
Com o flip-flop J-K podemos construir outros tipos de flip-flops, como mostra a figura 4.8.
Figura 4. 8 - Uso do Flip-Flop J-K na construção de outros – (a) Construção do FF S-
R - (b) Construção do FF T – (c) Construção do FF D.
4.6 TIPOS DE GATILHAMENTO DOS FLIP-FLOPS
Quanto ao tipo de gatilhamento, os flip-flops se dividem em:
1. Gatilhável por nível (Level-Triggered)
2. Gatilhável por rampa (Edge-Triggered)
Os flip-flops gatilháveis por nível executam uma ação se a linha de clock estiver no nível 1
(ou Ø algumas vezes).
Deste modo, "em um dispositivo gatilhável por nível as entradas de dados não
devem ser mudadas, exceto após o término do estado ativo do clock."
Os flip-flops gatilháveis por edge podem ser de 2 tipos:
1. Edge Positivo
2. Edge Negativo
Os gatilháveis por Edge Positivo fazem a transferência de informação, da entrada para a
saída, na subida do pulso de clock (edge positivo).

62
Os gatilháveis por Edge Negativo fazem esta transferência na descida do pulso de clock
(edge negativo).
A figura 4.9 mostra os tipos de Edge:
Figura 4. 9 - Tipos de Edge – (a) Edge Positivo no início do clock "Leading Edge" –
(b) Edge Positivo no fim do clock "Trailing Edge" – (c) Edge Negativo no fim do
clock "Trailing Edge" – (d) Edge Negativo no início do clock "Leading Edge".
Pode-se estabelecer que:
"Basicamente um dispositivo gatilhável por Edge pode ter seus dados de entrada
mudados em qualquer instante, exceto durante o Edge."
A figura 4.10 mostra as simbologias mais usuais da conexão do clock.

63
Figura 4. 10 - Simbologias das conexões do clock.
4.7 FLIP-FLOPS GATILHÁVEIS DO TIPO MESTRE-ESCRAVO
Estes flip-flops são classificados como gatilháveis por nível.
Basicamente, estes dispositivos são compostos de dois flip-flops, sendo um chamado
Mestre e o outro chamado Escravo.
A fim de executar uma transferência correta de informação, da entrada para a saída, este
flip-flop exige que o clock execute uma transição completa, isto é, saia do nível Ø, vá para
o nível 1, permaneça um certo tempo e volte para o nível Ø.
Deste modo, as entradas não devem mudar durante o ciclo de clock.
A figura 4.7 mostra um circuito e as fases de funcionamento do flip-flop Mestre-Escravo.

64
Figura 4. 11 - Flip-Flop Mestre-Escravo : Fases do Gatilhamento e Circuito de um FF
Mestre-Escravo SR.
A figura 4.12 mostra as formas de onda do circuito mostrado na figura 4.11.
Figura 4. 12 - - Formas de onda do FF Mestre-Escravo SR.
4.7.1 FLIP-FLOP MESTRE-ESCRAVO COM DATA LOCK-OUT
Este flip-flop difere do Mestre-Escravo normal apenas pelo fato dos dados serem
guardados no mestre no Edge positivo e transferidos para a saída no Edge negativo do

65
pulso do clock. Deste modo, neste flip-flop pode haver mudança nas entradas durante o
nível positivo do clock, pois a informação da entrada já foi armazenada no mestre no edge
positivo do clock.
A figura 4.13 mostra as formas de onda FF Mestre-Escravo normal e do FF Mestre-
Escravo com Data Lock-Out (74111).
Figura 4. 13 - Formas de onda de comparação entre os Flip-Flops Mestre-Escravo
Normal e com Data Lock-Out.
4.8 PARÂMETROS IMPORTANTES DOS FLIP-FLOPS
a) TEMPO DE SETAMENTO -tSET-UP
Este é o tempo mínimo que o sinal deve estar presente nas entradas, antes da
ocorrência do pulso de gatilhamento. A figura 4.14 mostra tal fato:
Figura 4. 14 - TSET-UP (tempo de setamento).
b) TEMPO DE MANUTENÇÃO - THOLD
Este é o tempo que o sinal deve permanecer nas entradas após a ocorrência do pulso de
gatilhamento. A figura 4.15 mostra tal fato:

66
Figura 4. 15 - THOLD (tempo de Manutenção).
c) FREQUÊNCIA MÁXIMA – fmáx
É a maior frequência dos pulsos de clock que pode ser aplicado ao dispositivo, mantendo
um chaveamento confiável.
4.9 EXPERIÊNCIA 1
4.9.2 PROCEDIMENTO
a) Montar o circuito da figura 4.16. Consultar as folhas de dados para a ligação da
alimentação.

67
Figura 4. 16 - Flip-Flop JK Mestre-Escravo 74LS76.
b) Completar a tabela 4.1.
Tabela 4. 1 - Funcionamento do flip-flop 74LS76.
ENTRADAS SAÍDAS
J K Clock Q Q
A B C LØ L1
Ø Ø Ø
Ø Ø 1
Ø Ø Ø
1 Ø Ø
1 Ø 1
1 Ø Ø
Ø 1 Ø
Ø 1 1
Ø 1 Ø
1 1 Ø
1 1 1
1 1 Ø

68
4.9.1 CONCLUSÃO
Nesta experiência, pode-se observar o funcionamento do flip-flop mestre escravo e a
necessidade da aplicação de um pulso completo de clock para que o dispositivo atue
corretamente.
4.10 EXPERIÊNCIA 2
4.10.2 PROCEDIMENTO
a) Montar o circuito da figura 4.17. Consultar as folhas de dados para a ligação da
alimentação.

69
Figura 4. 17 - Flip-Flop D Edge Triggered 74LS74.
Figura 4.10b
ENTRADA
S
SAÍDAS
Ø Clock Q Q
A C LØ L1
Ø Ø
D = Ø Ø 1
Clock Ø  1 Ø Ø
1 Ø
D = 1 1 1
Clock Ø  1 1 Ø
Clock = 1 1 1
Ø 1
D 1  Ø 1 1
Ø  1 Ø 1
Figura 4. 18 - Funcionamento do FF D 74LS74.
4.10.1 CONCLUSÃO
Observar que a transferência de informação da entrada “D” para a saída se faz na subida
do clock, e que as entradas podem mudar de estado durante a permanência do clock em
“1” ou “Ø”, sem alteração da saída.

70
4.11 EXPERIÊNCIA 3
4.11.2 PROCEDIMENTO
a) Montar o circuito da figura 4.19.
Figura 4. 19 - Circuito para teste do Preset e do Clear.

71
Tabela 4. 2 - Funcionamento do Preset e do Clear.
ENTRADAS SAÍDAS
Prese
t
Clea
r
Cloc
k
D Q Q
A B C D LØ L1
1 1 Ø Ø
1 1 1 Ø
1 1 Ø Ø
Atuação do Preset Ø 1 Ø Ø
Ø 1 1 Ø
1 1 Ø Ø
1 Ø Ø Ø
Atuação do Clear 1 Ø Ø 1
1 Ø 1 1
Atuação do Preset e Ø Ø 1 1
do Clear simultâneos Ø Ø Ø Ø
4.11.1 CONCLUSÃO
Pode ser notado, pela tabela de funcionamento, que um “Ø” na linha do Preset faz a
saída “Q” ir para o nível “1” ("preseta" a saída), e um “Ø” na linha clear faz a saída “Q” ir
para “Ø” ("limpa" a saída). Ainda, deve ser observado que as linhas Preset e Clear têm
prioridade sobre as outras linhas de entrada (no caso, sobre as linhas “D” e clock). Pela
informação das últimas duas linhas da tabela, vê-se que a atuação de Preset e do Clear,
simultaneamente, faz com que a saída Q e Q fiquem em nível 1, perdendo assim a
característica de serem complementares.

Mtd2608 teoria e_pratica_cx_comp

Mtd2608 teoria e_pratica_cx_comp

Recomendados

Recomendados

Mais conteúdo relacionado

Semelhante a Mtd2608 teoria e_pratica_cx_comp

Semelhante a Mtd2608 teoria e_pratica_cx_comp (20)

Mtd2608 teoria e_pratica_cx_comp