FPGA

1. Arquitetura de sistema avançado
ESCOPO
Devidoaodesenvolvimentode maquinasinteligentese dasmalhasdigitais,háanecessidade
de se empregarumaarquiteturade sistemaavançado,de altaeficiênciae neurofórmica.
 Neurofórmica=> imitaçãodamente humana.
Para tal eficiênciae velocidade serãoempregadossistemasbaseadosemFPGA.
- TecnologiaFPGA
FPGA consistememumgrande arranjo de célulaslogicasconfiguráveiscontidosemumúnico
circuitointegrado.Cadaumdestesblocostemcapacidade computacional paraa
implementaçãode funçõeslógicase capacidade de roteamentoparaa comunicaçãoentre
elas.
Diferente de outroscircuitosintegradosdiscretosFPGA nãopossuíplanosANDe OR, sendo
uma grande matrizbidimensionalde blocoslógicosinterconectadoscombarramentosde
entradae saída (IO).
Todas as chavesde interligaçãosãoprogramáveisque dãoapossibilidadede conexãodos
blocoslógicosde acordocom a necessidadee conveniênciadoprojeto.
- Blocosde logicaprogramável
O maisutilizadopelosfabricantesé oblocode memóriaLUT (Look-UpTable),estesblocos
geralmente possuem4ou5 entradasque permite endereçar16 ou 32 célulasde
armazenamento.Estascélulasde memóriasãovoláteis,ouseja,perde-se oconteúdo
armazenadona faltade alimentação.Geralmente sãoutilizadasmemóriasdotipoFlash

2. EEPROM, que fica designadaacarregar automaticamente ascélulasde armazenamento,assim
que o dispositivoforalimentado.
- Arquiteturageral de roteamento
Arquiteturade roteamentoé aformapelaqual os barramentose chavesde comutação estão
interligados,este roteamentodeve permitirque hajaumacomunicaçãocompletae ao mesmo
tempocom umagrande densidadede portaslogicas.
Classificação:
 Pinos – Entradas e saídas
 Conexão– Ligaçãode umpar de pinos
 Rede – Um conjuntode pinosconectados
 Segmentode Trilha– Segmentosnãointerrompidosporchavesprogramáveis
 Canal de Roteamento –Grupo de duas oumais trilhas
 Blocode conexão – Permite conexãoentreasentradase saídas dosblocos lógicoscom
os segmentosde trilhasnoscanais

3. - ProjetocomFPGA
Para tal desenvolvimentose divide em5partes:
 Especificaçãoe entradadoprojeto
 Sintese e mapeamento
 Posicionamentoe roteamento
 Verificaçãoe teste
 Programação doFPGA
- Especificaçãoe entradadoprojeto
A especificaçãoé apresentadaemtermosabstratosouemmétodosformais,sendofeitauma
análise de viabilidade doprojetoatravésde simulaçõesde altonível.Utiliza-se linguagemmais
próximapossível dalinguagemhumana.
A entradado projetopode serrealizadade duasformas,atravésde umeditorgráficoque
forneçaa possibilidadede utilizaçãode portaslogicase macro instruções,ouatravésde uma
linguagemde descriçãode hardware (HDL).ExemploaslinguagensVHDLe Verilog.Estas
linguagenspermitemaprogramação de sistemasde maiorcomplexibilidade.
- Síntese logicae mapeamento
A síntese logicaconsiste emduasfasesdistintas,onde executaaoptimizaçãologicapara
minimizarasequaçõesbooleanase mapeamentode tecnologiaparaa conversãodasequações
emcélulasdabibliotecadatecnologiaempregada.Na áreade eletrônicaabibliotecautilizada
é a IEEE Standard Logic1164.
Esta optimizaçãodalogicapermite areduçãoda área a serocupadono circuitointegrado e
reduçãosignificativanoatrasode propagaçãodos sinaisenvolvidos.
O mapeamentoselecionaumconjuntode portaslogicasda bibliotecaparaa optimizaçãoda
área e atraso, levandoemconsideraçãoasrestriçõesarquiteturaisdoFPGA.
- Posicionamentoe Roteamento
O posicionamentoe oroteamentosãodoisprocessosmutuamentedependentes.O
posicionamentoatribui oscomponentesparticularesdocircuitointegradocomosutilizadosno
projeto.Jáo roteamentoatribui trilhase elementosprogramáveis,utilizandoosrecursosde
interconexãopresentes,oroteamentodeve garantir100% das conexõesrequeridas.
- Verificaçãoe teste
A simulaçãonormalmente é efetuadanoprópriosoftware de desenvolvimentoque provem
ferramentasparaa tal. É de suma importância assimulaçõesantesde configuraçãodoFPGA
para que possamser verificadostempose comportamentodasportaslogicasempregadas.

4. - Programaçãodo FPGA
Apóstodasas açõesanterioresé geradopelosoftware de programaçãoumarquivode
configuraçãoque deverásercarregadono FPGA.Esta gravação pode serexecutadade diversas
formas,como programaçãovia EPROM,via Serial passivaatravésde cabode download,Serial
passivaviamicroprocessadore JTAGque é o padrãoIEEE 1149.1 sendoeste métodoomais
utilizadoporgarantira integridade de componentesindividuaise asinterconexõesdelesnas
placasde circuitoimpresso.
Programação VHDL X Programaçãoem Pooling