SlideShare uma empresa Scribd logo
1 de 15
Baixar para ler offline
INSTITUTO TECNOLÓGICO SUPERIOR DE
VALLADOLID
ARQUITECTURA DE LA
MEMORIA FLASH
ELABORADO POR LA DOCENTE: M.E. YESENIA CETINA
INTRODUCCIÓN
Universal Serial Bus o en español Bus
Universal en serie Bus creado a partir de
Intel, junto con IBM, Northern Telecom,
Compaq, Microsoft, Digital Equipment
Corporation y NEC y que fue lanzado en su
primera especificación 1.0 en 1996. . Es un
estándar industrial que define cables,
conectores y protocolos que se usan en un
bus.
INTRODUCCIÓN
 El USB (Bus de serie universal), como su nombre lo sugiere, se
basa en una arquitectura de tipo serial. Sin embargo, es una
interfaz de entrada/salida mucho más rápida que los puertos
seriales estándar.
 La arquitectura serial le brinda al usuario una velocidad de
reloj mucho más alta que la interfaz paralela debido a que este
tipo de interfaz no admite frecuencias demasiado altas (en la
arquitectura de alta velocidad, los bits que circulan por cada
hilo llegan con retraso y esto produce errores);
 Los cables seriales resultan mucho más económicos que los
cables paralelos.
CARACTERÍSTICAS
 Una característica de la arquitectura USB es que puede proporcionar fuente de
alimentación a los dispositivos con los que se conecta, con un límite máximo de
15 V por dispositivo. Para poder hacerlo, utiliza un cable que consta de cuatro
hilos (dos de alimentación del BUS y dos hilos de datos llamados D- y D+).
 Es un bus serie que hace posible la conexión de hasta 127 periféricos a una única
puerta de un PC, con detección y configuración automáticas
CIRCUITO DE MEMORIA FLASH NAND
Es derivada de la memoria EEPROM (programado y borrado
eléctrico).
Esta permite la lectura y escritura de múltiples posiciones
de memoria en la misma operación. A diferencia de la
EEPROM, que sólo permitía actuar sobre una única celda de
memoria en cada operación de programación.
TIPOS
 Los dispositivos USB se clasifican en cuatro tipos según su velocidad de
transferencia de datos:
PRIMERA GENERACIÓN
 Baja velocidad (1.0): Tasa de transferencia de hasta 1,5 Mbit/s (188 kB/s).
Utilizado en su mayor parte por dispositivos de interfaz humana (Human
Interface Device, en inglés) como los teclados, los ratones (mouse), las cámaras
web, etc.
 Velocidad completa (1.1): Tasa de transferencia de hasta 12 Mbit/s (1,5 MB/s)
según este estándar, pero se dice en fuentes independientes que habría que
realizar nuevamente las mediciones. Ésta fue la más rápida antes de la
especificación USB 2.0. Estos dispositivos dividen el ancho de banda de la
conexión USB entre ellos, basados en un algoritmo de impedancias LIFO.
TIPOS
SEGUNDA GENERACIÓN:
 Alta velocidad (2.0): Tasa de transferencia de hasta 480 Mbit/s (60 MB/s)
pero con una tasa real práctica máxima de 280 Mbit/s (35 MB/s). El cable USB
2.0 dispone de cuatro líneas, un par para datos, y otro par de alimentación.
Casi todos los dispositivos fabricados en la actualidad trabajan a esta
velocidad
TERCERA GENERACIÓN:
 Súper alta velocidad (3.0): Tiene una tasa de transferencia de hasta 4,8
Gbit/s (600 MB/s). La velocidad del bus es diez veces más rápida que la del
USB 2.0, debido a que han incluido 5 contactos adicionales, desechando el
conector de fibra óptica propuesto inicialmente, y será compatible con los
estándares anteriores.
VELOCIDAD DE TRANSFERENCIA
USB 1.1 1.5 Mbps a 12 Mbps – 187.5 KB/s a 1.5 MB/s
USB 2.0 Hasta 480 Mbps – 60 MB/s
USB 3.0 Hasta 3.2 Gbps – 400 MB/s
1 megabyte/s = 8 megabit/s
1 megabit/s =1024 kb/s.
SU CAPACIDAD DE ALMACENAMIENTO
 Las capacidades básicas de almacenamiento de las memorias USB fueron y
son de:
 32 MB, 64MB, 128MB, 512MB.
 1GB, 2GB, 4GB, 8GB, 32GB, 64GB, 128GB, 256GB, 512GB,1Tb, ETC.
1 Conector USB
2
Dispositivo de control de
almacenamiento masivo USB
3 Puntos de Prueba
4 Circuito de Memoria flash
5 Oscilador de cristal
6 Led
7
Interruptor de seguridad contra
escrituras
8
Espacio disponible para un
segundo circuito de memoria
flash
ORGANIZACIÓN DE LA MEMORIA FLASH
ARQUITECTURA GENERAL
 El Bus Serial Universal está dado esencialmente por un cable especialmente
diseñado para transmisión de datos entre la computadora (cuyo nombre dentro
de la terminología USB es host), y diferentes periféricos, que pueden acceder
simultáneamente al mismo con el fin de recibir o transmitir datos.
 Todos los dispositivos conectados acceden al canal o medio para transmitir sus
datos atendiendo a las normas de administración del host, regido por un
protocolo que consecutivamente va dando la posibilidad de transmitir a cada
periférico. El protocolo USB se parece de cierta forma al protocolo Token Ring.
El sistema de Bus Serie
Universal consta de tres
componentes:
• Un controlador.
• Hubs o concentradores.
• Periféricos.
ARQUITECTURA DE LA MEMORIA FLASH
MEMORIAS Y CONECTORES USB
Adaptador de tarjetas
SD, USB.
Conectores USB.
Memoria USB.
Adaptador USB a
PS/2.
CONECTORES
 La arquitectura del bus garantiza la posibilidad de
que los periféricos sean conectados y desconectados
del host mientras este y otros periféricos están
operando normalmente, característica a la que se
denomina Conectar y Desconectar Dinámico o
simplemente En Caliente, sin perjuicio para ningún
dispositivo en funcionamiento.

Mais conteúdo relacionado

Mais procurados

DISPOSITIVOS Y MANEJADORES DE DISPOSITIVOS
DISPOSITIVOS Y MANEJADORES DE DISPOSITIVOSDISPOSITIVOS Y MANEJADORES DE DISPOSITIVOS
DISPOSITIVOS Y MANEJADORES DE DISPOSITIVOS
Gonzalo Murga Sotelo
 
Estructura física y lógica del disco duro
Estructura física y lógica del disco duroEstructura física y lógica del disco duro
Estructura física y lógica del disco duro
gematic
 
Interrupciones del microprocesador
Interrupciones del microprocesadorInterrupciones del microprocesador
Interrupciones del microprocesador
Jorge Luis Tinoco
 
Jerarquía de Memoria
Jerarquía de Memoria Jerarquía de Memoria
Jerarquía de Memoria
yarbin
 
RANURAS DE EXPANSION "TARJETA MADRE"
RANURAS DE EXPANSION "TARJETA MADRE"RANURAS DE EXPANSION "TARJETA MADRE"
RANURAS DE EXPANSION "TARJETA MADRE"
mariah8
 
Memoria dram
Memoria  dramMemoria  dram
Memoria dram
laya11
 

Mais procurados (20)

MEMORIA DRAM
MEMORIA DRAMMEMORIA DRAM
MEMORIA DRAM
 
100 ejercicios-resueltos-de-sistemas-operativos
100 ejercicios-resueltos-de-sistemas-operativos100 ejercicios-resueltos-de-sistemas-operativos
100 ejercicios-resueltos-de-sistemas-operativos
 
Registros del cpu
Registros del cpuRegistros del cpu
Registros del cpu
 
Arquitectura de la computadora
Arquitectura de la computadoraArquitectura de la computadora
Arquitectura de la computadora
 
Unidad 2 concepto de Programa,Proceso y Procesador
Unidad 2  concepto de Programa,Proceso y ProcesadorUnidad 2  concepto de Programa,Proceso y Procesador
Unidad 2 concepto de Programa,Proceso y Procesador
 
DISPOSITIVOS Y MANEJADORES DE DISPOSITIVOS
DISPOSITIVOS Y MANEJADORES DE DISPOSITIVOSDISPOSITIVOS Y MANEJADORES DE DISPOSITIVOS
DISPOSITIVOS Y MANEJADORES DE DISPOSITIVOS
 
Estandares y protocolos.pptx
Estandares y protocolos.pptxEstandares y protocolos.pptx
Estandares y protocolos.pptx
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
 
Von neumann vs harvard
Von neumann vs harvardVon neumann vs harvard
Von neumann vs harvard
 
Investigacion errores lexicos
Investigacion errores lexicosInvestigacion errores lexicos
Investigacion errores lexicos
 
Estructura física y lógica del disco duro
Estructura física y lógica del disco duroEstructura física y lógica del disco duro
Estructura física y lógica del disco duro
 
Teoria de automatas y lenguajes formales
Teoria de automatas y lenguajes formalesTeoria de automatas y lenguajes formales
Teoria de automatas y lenguajes formales
 
Arquitectura harvard
Arquitectura harvardArquitectura harvard
Arquitectura harvard
 
Mecanismo de sincronización de procesos
Mecanismo de sincronización de procesosMecanismo de sincronización de procesos
Mecanismo de sincronización de procesos
 
Ensayo. Enrutamiento entre las VLAN
Ensayo. Enrutamiento entre las VLANEnsayo. Enrutamiento entre las VLAN
Ensayo. Enrutamiento entre las VLAN
 
Interrupciones del microprocesador
Interrupciones del microprocesadorInterrupciones del microprocesador
Interrupciones del microprocesador
 
Jerarquía de Memoria
Jerarquía de Memoria Jerarquía de Memoria
Jerarquía de Memoria
 
Computacion paralela
Computacion paralelaComputacion paralela
Computacion paralela
 
RANURAS DE EXPANSION "TARJETA MADRE"
RANURAS DE EXPANSION "TARJETA MADRE"RANURAS DE EXPANSION "TARJETA MADRE"
RANURAS DE EXPANSION "TARJETA MADRE"
 
Memoria dram
Memoria  dramMemoria  dram
Memoria dram
 

Semelhante a Arquitectura de la memoria flash

Del 80 88 al pentium
Del 80 88 al pentiumDel 80 88 al pentium
Del 80 88 al pentium
IVAN Quinga
 
Puerto usb
Puerto   usbPuerto   usb
Puerto usb
Lian03
 
Memoria extraible Romelia
Memoria extraible RomeliaMemoria extraible Romelia
Memoria extraible Romelia
romi773
 
Memoria extraible Romelia
Memoria extraible RomeliaMemoria extraible Romelia
Memoria extraible Romelia
romi773
 
Memoria extraible romelia
Memoria extraible romeliaMemoria extraible romelia
Memoria extraible romelia
romi773
 
Memoria extraible romelia
Memoria extraible romeliaMemoria extraible romelia
Memoria extraible romelia
romi773
 

Semelhante a Arquitectura de la memoria flash (20)

Del 80 88 al pentium
Del 80 88 al pentiumDel 80 88 al pentium
Del 80 88 al pentium
 
Puerto usb
Puerto   usbPuerto   usb
Puerto usb
 
Puerto usb
Puerto   usbPuerto   usb
Puerto usb
 
Memoria extraible Romelia
Memoria extraible RomeliaMemoria extraible Romelia
Memoria extraible Romelia
 
Memoria extraible Romelia
Memoria extraible RomeliaMemoria extraible Romelia
Memoria extraible Romelia
 
Memoria extraible romelia
Memoria extraible romeliaMemoria extraible romelia
Memoria extraible romelia
 
Memoria extraible romelia
Memoria extraible romeliaMemoria extraible romelia
Memoria extraible romelia
 
Puertos de comunicación de una computadora
Puertos de comunicación de una computadoraPuertos de comunicación de una computadora
Puertos de comunicación de una computadora
 
Memorias USB
Memorias USBMemorias USB
Memorias USB
 
Introducción computadores
Introducción computadoresIntroducción computadores
Introducción computadores
 
PUERTO DE ENTRADA Y SALIDA DE UNA PC ::::: http://leymebamba.com
PUERTO DE ENTRADA Y SALIDA DE UNA PC ::::: http://leymebamba.comPUERTO DE ENTRADA Y SALIDA DE UNA PC ::::: http://leymebamba.com
PUERTO DE ENTRADA Y SALIDA DE UNA PC ::::: http://leymebamba.com
 
Referencias Bibliogracicas
Referencias BibliogracicasReferencias Bibliogracicas
Referencias Bibliogracicas
 
Usb jm
Usb jmUsb jm
Usb jm
 
Usb
UsbUsb
Usb
 
Usb Ruben Tapia Soporte Computacional
Usb Ruben Tapia Soporte ComputacionalUsb Ruben Tapia Soporte Computacional
Usb Ruben Tapia Soporte Computacional
 
Usb Ruben Tapia Soporte Computacional
Usb Ruben Tapia Soporte ComputacionalUsb Ruben Tapia Soporte Computacional
Usb Ruben Tapia Soporte Computacional
 
Puerto Usb
Puerto UsbPuerto Usb
Puerto Usb
 
Power point usb
Power point usbPower point usb
Power point usb
 
Carlos Hector Usb
Carlos Hector UsbCarlos Hector Usb
Carlos Hector Usb
 
Plc
PlcPlc
Plc
 

Mais de YESENIA CETINA

Mais de YESENIA CETINA (20)

Tecnicas de expresion oral
Tecnicas de expresion oralTecnicas de expresion oral
Tecnicas de expresion oral
 
Arquitectura de memorias RAM, ROM,CACHE 2
Arquitectura de memorias  RAM, ROM,CACHE 2Arquitectura de memorias  RAM, ROM,CACHE 2
Arquitectura de memorias RAM, ROM,CACHE 2
 
Arquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHEArquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHE
 
Buses
BusesBuses
Buses
 
Arquitectura del mouse
Arquitectura del mouseArquitectura del mouse
Arquitectura del mouse
 
Arquitectura del teclado
Arquitectura del tecladoArquitectura del teclado
Arquitectura del teclado
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
 
La computadora y la comunicacion
La computadora y la comunicacionLa computadora y la comunicacion
La computadora y la comunicacion
 
Graficacion por Computadora
Graficacion por ComputadoraGraficacion por Computadora
Graficacion por Computadora
 
Sistemas operativos PC Y Móviles
Sistemas operativos PC Y MóvilesSistemas operativos PC Y Móviles
Sistemas operativos PC Y Móviles
 
Proteccion de la información
Proteccion de la informaciónProteccion de la información
Proteccion de la información
 
Rubrica Blender
Rubrica BlenderRubrica Blender
Rubrica Blender
 
Manual blender
Manual blenderManual blender
Manual blender
 
Proyecciones cartograficas
Proyecciones cartograficasProyecciones cartograficas
Proyecciones cartograficas
 
Opera las funciones básicas de una computadora con ejercicios
Opera las funciones básicas de una computadora con ejerciciosOpera las funciones básicas de una computadora con ejercicios
Opera las funciones básicas de una computadora con ejercicios
 
Sistema operativo
Sistema operativoSistema operativo
Sistema operativo
 
Arquitectura del procesador
Arquitectura del procesadorArquitectura del procesador
Arquitectura del procesador
 
Transformaciones geométricas
Transformaciones geométricasTransformaciones geométricas
Transformaciones geométricas
 
Fases del aprendizaje significativo
Fases del aprendizaje significativoFases del aprendizaje significativo
Fases del aprendizaje significativo
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
 

Último

TEMA 14.DERIVACIONES ECONÓMICAS, SOCIALES Y POLÍTICAS DEL PROCESO DE INTEGRAC...
TEMA 14.DERIVACIONES ECONÓMICAS, SOCIALES Y POLÍTICAS DEL PROCESO DE INTEGRAC...TEMA 14.DERIVACIONES ECONÓMICAS, SOCIALES Y POLÍTICAS DEL PROCESO DE INTEGRAC...
TEMA 14.DERIVACIONES ECONÓMICAS, SOCIALES Y POLÍTICAS DEL PROCESO DE INTEGRAC...
jlorentemartos
 
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
EliaHernndez7
 
TALLER DE DEMOCRACIA Y GOBIERNO ESCOLAR-COMPETENCIAS N°3.docx
TALLER DE DEMOCRACIA Y GOBIERNO ESCOLAR-COMPETENCIAS N°3.docxTALLER DE DEMOCRACIA Y GOBIERNO ESCOLAR-COMPETENCIAS N°3.docx
TALLER DE DEMOCRACIA Y GOBIERNO ESCOLAR-COMPETENCIAS N°3.docx
NadiaMartnez11
 
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
RigoTito
 

Último (20)

Tema 11. Dinámica de la hidrosfera 2024
Tema 11.  Dinámica de la hidrosfera 2024Tema 11.  Dinámica de la hidrosfera 2024
Tema 11. Dinámica de la hidrosfera 2024
 
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptx
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptxSEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptx
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptx
 
origen y desarrollo del ensayo literario
origen y desarrollo del ensayo literarioorigen y desarrollo del ensayo literario
origen y desarrollo del ensayo literario
 
Abril 2024 - Maestra Jardinera Ediba.pdf
Abril 2024 -  Maestra Jardinera Ediba.pdfAbril 2024 -  Maestra Jardinera Ediba.pdf
Abril 2024 - Maestra Jardinera Ediba.pdf
 
LA LITERATURA DEL BARROCO 2023-2024pptx.pptx
LA LITERATURA DEL BARROCO 2023-2024pptx.pptxLA LITERATURA DEL BARROCO 2023-2024pptx.pptx
LA LITERATURA DEL BARROCO 2023-2024pptx.pptx
 
INSTRUCCION PREPARATORIA DE TIRO .pptx
INSTRUCCION PREPARATORIA DE TIRO   .pptxINSTRUCCION PREPARATORIA DE TIRO   .pptx
INSTRUCCION PREPARATORIA DE TIRO .pptx
 
semana 4 9NO Estudios sociales.pptxnnnn
semana 4  9NO Estudios sociales.pptxnnnnsemana 4  9NO Estudios sociales.pptxnnnn
semana 4 9NO Estudios sociales.pptxnnnn
 
TEMA 14.DERIVACIONES ECONÓMICAS, SOCIALES Y POLÍTICAS DEL PROCESO DE INTEGRAC...
TEMA 14.DERIVACIONES ECONÓMICAS, SOCIALES Y POLÍTICAS DEL PROCESO DE INTEGRAC...TEMA 14.DERIVACIONES ECONÓMICAS, SOCIALES Y POLÍTICAS DEL PROCESO DE INTEGRAC...
TEMA 14.DERIVACIONES ECONÓMICAS, SOCIALES Y POLÍTICAS DEL PROCESO DE INTEGRAC...
 
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
 
Los avatares para el juego dramático en entornos virtuales
Los avatares para el juego dramático en entornos virtualesLos avatares para el juego dramático en entornos virtuales
Los avatares para el juego dramático en entornos virtuales
 
TALLER DE DEMOCRACIA Y GOBIERNO ESCOLAR-COMPETENCIAS N°3.docx
TALLER DE DEMOCRACIA Y GOBIERNO ESCOLAR-COMPETENCIAS N°3.docxTALLER DE DEMOCRACIA Y GOBIERNO ESCOLAR-COMPETENCIAS N°3.docx
TALLER DE DEMOCRACIA Y GOBIERNO ESCOLAR-COMPETENCIAS N°3.docx
 
PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).ppt
PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).pptPINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).ppt
PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).ppt
 
Feliz Día de la Madre - 5 de Mayo, 2024.pdf
Feliz Día de la Madre - 5 de Mayo, 2024.pdfFeliz Día de la Madre - 5 de Mayo, 2024.pdf
Feliz Día de la Madre - 5 de Mayo, 2024.pdf
 
Biografía de Charles Coulomb física .pdf
Biografía de Charles Coulomb física .pdfBiografía de Charles Coulomb física .pdf
Biografía de Charles Coulomb física .pdf
 
Tema 19. Inmunología y el sistema inmunitario 2024
Tema 19. Inmunología y el sistema inmunitario 2024Tema 19. Inmunología y el sistema inmunitario 2024
Tema 19. Inmunología y el sistema inmunitario 2024
 
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VSOCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
 
Supuestos_prácticos_funciones.docx
Supuestos_prácticos_funciones.docxSupuestos_prácticos_funciones.docx
Supuestos_prácticos_funciones.docx
 
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLAACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
 
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
 
Infografía EE con pie del 2023 (3)-1.pdf
Infografía EE con pie del 2023 (3)-1.pdfInfografía EE con pie del 2023 (3)-1.pdf
Infografía EE con pie del 2023 (3)-1.pdf
 

Arquitectura de la memoria flash

  • 1. INSTITUTO TECNOLÓGICO SUPERIOR DE VALLADOLID ARQUITECTURA DE LA MEMORIA FLASH ELABORADO POR LA DOCENTE: M.E. YESENIA CETINA
  • 2. INTRODUCCIÓN Universal Serial Bus o en español Bus Universal en serie Bus creado a partir de Intel, junto con IBM, Northern Telecom, Compaq, Microsoft, Digital Equipment Corporation y NEC y que fue lanzado en su primera especificación 1.0 en 1996. . Es un estándar industrial que define cables, conectores y protocolos que se usan en un bus.
  • 3. INTRODUCCIÓN  El USB (Bus de serie universal), como su nombre lo sugiere, se basa en una arquitectura de tipo serial. Sin embargo, es una interfaz de entrada/salida mucho más rápida que los puertos seriales estándar.  La arquitectura serial le brinda al usuario una velocidad de reloj mucho más alta que la interfaz paralela debido a que este tipo de interfaz no admite frecuencias demasiado altas (en la arquitectura de alta velocidad, los bits que circulan por cada hilo llegan con retraso y esto produce errores);  Los cables seriales resultan mucho más económicos que los cables paralelos.
  • 4. CARACTERÍSTICAS  Una característica de la arquitectura USB es que puede proporcionar fuente de alimentación a los dispositivos con los que se conecta, con un límite máximo de 15 V por dispositivo. Para poder hacerlo, utiliza un cable que consta de cuatro hilos (dos de alimentación del BUS y dos hilos de datos llamados D- y D+).  Es un bus serie que hace posible la conexión de hasta 127 periféricos a una única puerta de un PC, con detección y configuración automáticas
  • 5. CIRCUITO DE MEMORIA FLASH NAND Es derivada de la memoria EEPROM (programado y borrado eléctrico). Esta permite la lectura y escritura de múltiples posiciones de memoria en la misma operación. A diferencia de la EEPROM, que sólo permitía actuar sobre una única celda de memoria en cada operación de programación.
  • 6. TIPOS  Los dispositivos USB se clasifican en cuatro tipos según su velocidad de transferencia de datos: PRIMERA GENERACIÓN  Baja velocidad (1.0): Tasa de transferencia de hasta 1,5 Mbit/s (188 kB/s). Utilizado en su mayor parte por dispositivos de interfaz humana (Human Interface Device, en inglés) como los teclados, los ratones (mouse), las cámaras web, etc.  Velocidad completa (1.1): Tasa de transferencia de hasta 12 Mbit/s (1,5 MB/s) según este estándar, pero se dice en fuentes independientes que habría que realizar nuevamente las mediciones. Ésta fue la más rápida antes de la especificación USB 2.0. Estos dispositivos dividen el ancho de banda de la conexión USB entre ellos, basados en un algoritmo de impedancias LIFO.
  • 7. TIPOS SEGUNDA GENERACIÓN:  Alta velocidad (2.0): Tasa de transferencia de hasta 480 Mbit/s (60 MB/s) pero con una tasa real práctica máxima de 280 Mbit/s (35 MB/s). El cable USB 2.0 dispone de cuatro líneas, un par para datos, y otro par de alimentación. Casi todos los dispositivos fabricados en la actualidad trabajan a esta velocidad TERCERA GENERACIÓN:  Súper alta velocidad (3.0): Tiene una tasa de transferencia de hasta 4,8 Gbit/s (600 MB/s). La velocidad del bus es diez veces más rápida que la del USB 2.0, debido a que han incluido 5 contactos adicionales, desechando el conector de fibra óptica propuesto inicialmente, y será compatible con los estándares anteriores.
  • 8. VELOCIDAD DE TRANSFERENCIA USB 1.1 1.5 Mbps a 12 Mbps – 187.5 KB/s a 1.5 MB/s USB 2.0 Hasta 480 Mbps – 60 MB/s USB 3.0 Hasta 3.2 Gbps – 400 MB/s 1 megabyte/s = 8 megabit/s 1 megabit/s =1024 kb/s.
  • 9. SU CAPACIDAD DE ALMACENAMIENTO  Las capacidades básicas de almacenamiento de las memorias USB fueron y son de:  32 MB, 64MB, 128MB, 512MB.  1GB, 2GB, 4GB, 8GB, 32GB, 64GB, 128GB, 256GB, 512GB,1Tb, ETC.
  • 10. 1 Conector USB 2 Dispositivo de control de almacenamiento masivo USB 3 Puntos de Prueba 4 Circuito de Memoria flash 5 Oscilador de cristal 6 Led 7 Interruptor de seguridad contra escrituras 8 Espacio disponible para un segundo circuito de memoria flash ORGANIZACIÓN DE LA MEMORIA FLASH
  • 11. ARQUITECTURA GENERAL  El Bus Serial Universal está dado esencialmente por un cable especialmente diseñado para transmisión de datos entre la computadora (cuyo nombre dentro de la terminología USB es host), y diferentes periféricos, que pueden acceder simultáneamente al mismo con el fin de recibir o transmitir datos.  Todos los dispositivos conectados acceden al canal o medio para transmitir sus datos atendiendo a las normas de administración del host, regido por un protocolo que consecutivamente va dando la posibilidad de transmitir a cada periférico. El protocolo USB se parece de cierta forma al protocolo Token Ring. El sistema de Bus Serie Universal consta de tres componentes: • Un controlador. • Hubs o concentradores. • Periféricos.
  • 12. ARQUITECTURA DE LA MEMORIA FLASH
  • 13. MEMORIAS Y CONECTORES USB Adaptador de tarjetas SD, USB. Conectores USB. Memoria USB. Adaptador USB a PS/2.
  • 15.  La arquitectura del bus garantiza la posibilidad de que los periféricos sean conectados y desconectados del host mientras este y otros periféricos están operando normalmente, característica a la que se denomina Conectar y Desconectar Dinámico o simplemente En Caliente, sin perjuicio para ningún dispositivo en funcionamiento.