SlideShare uma empresa Scribd logo
1 de 26
Pertemuan 7
(Sistem Bus)
      Prosessor, memori utama dan perangkat I/O
dapat diinterkoneksikan dengan menggunakan
bus bersama yang fungsi utamanya adalah
menyediakan jalur komunikasi untuk transfer
data. Bus tersebut menyertakan jalur yang
diperlukan untuk mendukung interrupt dan
arbitration.




            Group 4 PTIK 09                   1
Beberapa sistem bus yang terdapat pada komputer, yaitu:


A.   Synchronous Bus
B.   Asynchronous Bus
C.   Sirkuit Antar Muka (Port)
D.   Antar Muka Input Output Standar
      1.Bus Peripheral Component
  Interconnect (PCI)
      2.Bus SCSI (Small Computer System
  Interface)
      3.Universal Serial Bus (USB)

                Group 4 PTIK 09                           2
Synchronous Bus

     Dalam synchronous bus, semua perangkat
 mendapatkan informasi timing dari jalur clock
 bersama. Pulsa yang berjarak setara pada jalur
 ini mendefinisikan waktu yang setara. Dalam
 bentuk    yang     paling   sederhana      suatu
 synchronous bus, tiap interval ini merupakan
 suatu bus cycle dimana satu transfer data.




            Group 4 PTIK 09                     3
Skema semacam itu diilustrasikan pada gambar , jalur
alamat dan data dalam gambar ini dan gambar selanjutnya
ditampilkan sebagai high dan low pada waktu yang sama.




              Group 4 PTIK 09                         4
Synchronous Bus
                                  Transfer Multiple-Cycle

        Skema yang di deskripsikan di atas menghasilkan
  desain sederhana untuk antar muka perangkat. Akan tetapi,
  skema tersebut memiliki beberapa keterbatasan
        Untuk megatasi keterbatasan ini, kebanyakan bus
 menggabungkan sinyal kontrol yang menyatakan respon dari
 perangkat tersebut. Sinyal ini memberitahu master bahwa
 slave telah mengenali alamatnya dan telah siap untuk
 berpartisipasi dalam operasi data transfer. Bus tersebut juga
 memungkinkan untuk mengatur durasi periode data transfer
 untuk menyesuaikan dengan kebutuhan perangkat yang
 berpartisipasi. Untuk menyederhanakan proses ini, sinyal
 clock frekuensi tinggi digunakan sedemikan sehingga siklus
 transfer data lengkap akan mencapai beberapa clock cycle.
 Kemudian, jumlah clock cycle yang terlibat dapat bervariasi
 dari satu perangkat dengan perangkat yang lain.



                Group 4 PTIK 09                              5
ASYNCHRONOUS BUS
       Skema alternatif untuk mengontrol transfer data pada
bus berdasarkan pada penggunaan handshake antara master
dan slave. Konsep handshake adalah generealisasi dari ide
sinyal Slave-ready
       Secara prinsip, transfer data yang dikontrol oleh
protokol handshake adalah sebagai berikut. Master
meletakkan informasi alamat dan perintah pada bus.
Kemudian mengindikasikan ke semua perangkat bahwa
master telah menyelesaikan tugasnya dengan mengaktifkan
jalur master-ready. Hal ini menyebabkan semua perangkat
pada bus men-decode alamat tersebut. Slave yang dipilih
melakukan operasi yang diminta dan memberitahu prosesor
bahwa tugasnya telah selesai dengan mengaktifkan jalur
slave-ready. Master menunggu slave-ready dinyatakan
sebelum menghilangkan sinyalnya dari bus. Dalam hal
operasi baca, master juga men-strobe data ke dalam input
buffer-nya.

                Group 4 PTIK 09                               6
Pilihan pada suatu desain tertentu melibatkan
pertukaran antara berbagai faktor seperti:

- Kesederhanaan antar muka perangkat.
- Kemampuan untuk mengakomodasi antar muka
  perangkat yang menyatakan jumlah jeda yang
  berbeda.
- Waktu total yang diperlukan untuk transfer bus.
- Kemampuan untuk mendeteksi error yang
  dihasilkan dari pengalamatan perangkat yang
  tidak ada atau dari kegagalan antar muka.




             Group 4 PTIK 09                        7
Sirkuit Antar Muka (Port)
    Suatu antar muka I/O terdiri dari sirkuit yang diperlukan
untuk menghubungkan perangkat I/O ke bus computer, pada
satu sisi antar muka kita memiliki sinyal bus untuk
alamat, data, dan kontrol. Pada sisi yang lain kita memiliki jalur
data dengan kontrol yang sesuai untuk mentransfer data antar
muka dan         perangkat I/O. Sisi ini disebut port, yang
diklasifikasikan sebagai port paralel dan serial.
        Dalam hal port paralel, koneksi antar perangkat dan
komputer menggunakan konektor multiple-pin dan kabel dengan
banyak kawat, biasanya diatur dalam konfigurasi datar. Sirkuit
pada kedua ujung relative sederhana, karena tidak ada
kebutuhan untuk mengkovensi antara format serial dan paralel.
Pengaturan ini cocok untuk perangkat yang secara fisik dekat
dengan computer. Untuk jarak jauh, persoalan timing skew yang
disebutkan sebelumnya membatasi kecepatan penggunaan data.
Format serial lebih mudah dan cost-effective dengan
memerlukan kabel yang lebih panjang.
                  Group 4 PTIK 09                                    8
Menurut pembahasan suatu antar muka I/O
melakukan hal berikut:

1.Menyediakan buffer penyimpanan untuk setidaknya
  satu word data (atau satu byte, dalam hal perangkat
  yang byte-oriented).
2.Berisi flag status yang dapat diakses oleh prosesor
  untuk menentukan apakah buffer penuh (untuk input)
  atau kosong (untuk out put).
3.Berisi sirkuit address- decoding untuk menentukan
  kapan antar muka tersebut dialamati oleh prosesor.
4.Menghasilkan sinyal timing yang sesuai yang
  diperlukan oleh skema kontrol bus.
5.Melakukan konversi format yang mungkin diperlukan
  untuk mentransfer data antar bus dan perangkat
  I/O, seperti konversi paralel-serial dalam port serial.


               Group 4 PTIK 09                          9
1. Port Paralel

      Kita mendeskripsikan sirkuit untuk port
input 8-bit dan port output 8-bit. Kemudian kita
menggabungkan dua sirkuit tersebut untuk
menunjukkan bagaimana desain antar muka
general-purpose    8-bit  parallel   port.  Kita
mengasumsikan bahwa sirkuit antar muka
dihubungkan dengan prosesor 32-bit yang
menggunkan memory-mapped I/O dan protokol
bus asyncroous.



              Group 4 PTIK 09                      10
2. Port Serial

      Port      serial      digunakan     untuk
menghubungkan prosesor ke perangkat I/O yang
memerlukan transmisi data satu bit tiap satu
waktu. Fitur utama sirkuit antar muka untuk port
serial adalah bahwa port tersebut mampu
berkomunikasi dalam mode bit-serial pada sisi
perangkat dan dalam mode bit-parallel pada sisi
bus.




                 Group 4 PTIK 09               11
Antar Muka Input Output Standar

1. Bus Peripheral Component Interconnect (PCI)
         Bus PCI adalah contoh yang baik dari sistem bus yang muncul dari
   kebutuhan standarisasi. Bus tersebut mendukung fungsi yang terdapat dalam bus
   prosesor tetapi dalam format tersetandarisasi yang lepas dari prosesor tertentu.
   Perangkat yang terkoneksi ke Bus PCI tampak bagi prosesor seakan dihubungkan
   secara langsung ke BUS prosesor. Perangkat tersebut diberi alamat dalam ruang
   alamat memori pada prosesor.
         Fitur penting yang dirintis oleh PCI adalah kemampuan Plug-and-Play untuk
   menghubungkan perangkat I/O. untuk menghubungkan perangkat baru, user cukup
   menghubungkan board antar muka perangkat ke bus tersebut. Software menangani
   bagian selanjutnya.


                         Group 4 PTIK 09                                              12
Antar Muka Input Output Standar

Transfer Data
     Bus    mendukung     tiga  ruang   alamat
mandiri:memory, I/O, dan konfigurasi. Dua yang
pertama adalah self explanatory. Ruang alamat
I/O dimaksudkan untuk penggunaan dengan
prosesor, seperti pentium, yang memiliki ruang
alamat I/O terpisah.




            Group 4 PTIK 09                      13
Antar Muka Input Output Standar

Konfigurasi Perangkat
       Pada    saat     perangkat       I/O    dihubungkan   dengan    suatu
computer, beberapa aksi diperlukan untuk mengkonfogurasi perangkat
dan software yang berkomunikasi dengannya. Perangkat tersebut diberi
alamat selama proses inisialisasi. Hal ini berarti selama operasi
konfigurasi   bus,    perangkat        tidak   dapat   diakses   berdasarkan
alamatnya, seakan perangkat tersebut belum memiliki alamat.
Karenanya, ruang alamat konfigurasi menggunakan mekanisme yang
berbeda.

                     Group 4 PTIK 09                                       14
Antar Muka Input Output Standar

Karakteristik Elektrik
    Bus PCI telah didefinisikan untuk beroperasi
dengan suplai daya 5 atau 3.3 V. Motherboard
mungkin didesain untuk beroperasi dengan
kedua system signaling tersebut. Konektor pada
board ekspansi didesain untuk memastikan
bahwa konektor tersebut dapat dicolokkan hanya
pada motherboard yang kompatibel.




             Group 4 PTIK 09                       15
Antar Muka Input Output Standar
2.Bus       SCSI    (Small         Computer        System
 Interface)
       Standar bus SCSI telah mengalami banyak revisi, dan
 kemampuan transfer data telah meningkat sangat
 besar, hampir dua kali setiap tahun. SCSI-2 dan SCSI-3 telah
 didefinisikan dan masing-masing memiliki beberapa opsi.
 Bus SCSI memiliki 8 jalur data yang disebut narrow bus dan
 mentransfer data 1 byte pada satu waktu. Sebagai
 alternatif, bus wide SCSI memiliki 16 jalur data dan
 mentransfer data 16 bit pada satu waktu.


                 Group 4 PTIK 09                                16
Antar Muka Input Output Standar

Sinyal Bus
         Sekarang kita mendeskripsikan operasi bus SCSI dari sudut pandang
  hardware. Sinyal bus diringkas pada Tabel 2 (ada pada copyan makalah).


Arbitration
         Bus bebas pada saat sinyal BSY berada pada keadaan inactive (highvoltage).
  Kontroler apapun dapat merequest penggunaan bus tersebut pada saat bus tersebut
  berada dalam keadaan ini karena dua atau lebih kontroler dapat menghasilkan riquest
  pada saat yang sama, maka harus diterapkan skema arbitration. Kontroler me-request
  bus tersebut dengan menyatakan sinyal-BSY dan dengan menyatakan jalur data yang
  berhubungan dengannya untuk mengidentifikasi dirinya.


                      Group 4 PTIK 09                                               17
Antar Muka Input Output Standar

Selection
            Kontroler target yang dipilih merespon dengan menyatakan –BSY. Hal ini
menunjukkan pada initiator bahwa koneksi yang di-request telah terbentuk, sehingga
initiator dapat menghapus alamat dari jalur data. Proses selection telah selesai dan
kontroler target (kontroler 5) menyatakan –BSY. Dari titik ini, kontroler 5 memiliki
bus control, sebagaimana diperlukan untuk fase transfer informasi.


Transfer Informasi
            Informasi yang ditranfer antara dua kontroler dapat berisi perintah dari
initiator ke target, respon status dari target ke initiator, atau data yang sedang ditransfer
kea tau dari perangkat I/O.


                         Group 4 PTIK 09                                                        18
Reselection
     Pada saat koneksi logika ditangguhkan dan
taget siap untuk memulihkannya, maka target
harus terlebih dahulu memperoleh control bus.
Target memulia siklus arbitration, dan setelah
memenangkan        arbitration,  target   memilih
kontroler initiator dengan cara yang tepat sama
dengan yang dideskripsikan diatas. Tetapi dengan
peranan target dan initiator dibalik, initiator
sekarang menyatakan –BSY. Sebelum transfer data
dapat dimulai, initiator harus menyerahkan control
ke target.




             Group 4 PTIK 09                     19
Antar Muka Input Output Standar

3. Universal Serial Bus (USB)
        Universal Serial Bus (USB) adalah standar bus
 serial untuk perangkat penghubung, biasanya kepada
 computer namun juga digunakan di peralatan lainnya
 seperti kontrol permainan, ponsel dan PDA. Sinergi
 antara komputer dan komunikasi adalah jantung
 revolusi teknologi informasi saat ini. Sistem
 komputer modern tampaknya melibatkan berbagai
 variasi               perangkat                seperti
 keyboard, mikrofon, kamera, speaker dan perangkat
 display.


              Group 4 PTIK 09                         20
USB didesain untuk memenuhi beberapa tujuan
utama:

 - Menyediakan     sistem    interkoneksi yang
   sederhana, low-cost, dan mudah digunakan
   yang dapat megatasi kesulitan karena
   terbatasnya jumlah port I/O pada suatu
   komputer.
 - Mengakomodasi karakteristik transfer data
   skala luas untuk perangkat I/O, termasuk
   koneksi telepon dan internet.
 - Meningkatkan kenyamanan user melalui
   mode operasi plug-and-play.


            Group 4 PTIK 09                      21
Batasan Port
      Port paralel dan serial menyediakan titik
 koneksi general-purpose yang dapat digunakan
 untuk menghubungkan berbagai perangkat dari
 low- hingga medium-speed ke komputer.
Karakteristik Perangkat
      Jenis perangkat yang dapat dihubungkan ke
komputer meliputi fungionalitas dalam skala luas.
Batasan     kecepatan,   volume,    dan    timing
berhubungan dengan transfer data ke dan dari
perangkat semacam itu sangat bervariasi.



             Group 4 PTIK 09                    22
Plug-and-Play
     Dengan komputer menjadi bagian dari
kehidupan sehari-hari, keberadaannya menjadi
semakin transparan. Fitur plug-and-play berarti
bahwa perangkat baru, seperti speaker tambahan
dapat dihubungkan kapanpun pada saat system
beroperasi.   Sistem    mendeteksi     keberadaan
perangkat     baru     ini    secara     otomatis,
mengindentifikasi device-driver software yan tepat
dari perangkat baru dan fasilitas lain yang
diperlukan untuk melayani perangkat tersebut, dan
membentuk alamat dan koneksi logika untuk
meng-enable komunikasinya.




             Group 4 PTIK 09                     23
Arsitektur USB
        Pembahasan di atas menunjuk pada kebutuhan akan sistem
 interkoneksi yang menggabungkan biaya renda, fleksibilitas, dan
 bandwidth data-transfer yang tinggi. Juga, perangkat I/O dapat
 diletakkan pada jarak tertentu dari komputer yang terhubung
 dengannya.
 Struktut pohon Universal Serial Bus




                Group 4 PTIK 09                                24
Pengalamatan
       Pada pembahasan operasi input dan output
 sebelumnya, kita menjelaskan bahwa perangkat I/O
 biasanya diidentifikasi dengan menetapkan alamat
 memori yang unik untuknya. Sebenarnya, suatu
 perangkat     biasanya   memiliki  beberapa     lokasi
 addressable untuk meng-enable software mengirim dan
 menerima informasi kontrol dan status dan untuk
 mentransfer data.
Protokol USB
      Semua informasi yan ditransfer melalui USB
 diatur di dalam paket, dimana suatu paket terdiri dari
 satu atau lebih byte informasi. Terdapat banyak tipe
 paket yang melakukan berbagai fungsi kontrol.




               Group 4 PTIK 09                            25
Isochronous Traffic pada USB
       Salah satu tujuan utama USB adalah mendukung
 transfer data isochronous, seperti sampled voice, dalam
 cara sederhana. Perangkat yang menghasilkan atau
 menerima data isochronous memerlukan referensi
 waktu untuk mengontrol proses sampling. Untuk
 menyediakan referensi ini, transmisi melalui USB dibagi
 dalam frame dengan panjang yang setara.
Karakteristik Elektrik
       Karakteristik elektrik yang digunakan untuk
 koneksi USB terdiri dari empat kawat. Dua digunakan
 untuk membawa daya, +5V dan Ground. Sehingga, hub
 atau perangkat I/O dapat langsung mendapat daya dari
 bus atau memiliki koneksi daya eksternal sendiri.




               Group 4 PTIK 09                         26

Mais conteúdo relacionado

Mais procurados (13)

Sistem bus komputer
Sistem bus komputerSistem bus komputer
Sistem bus komputer
 
Pertemuan 4-metode-akses
Pertemuan 4-metode-aksesPertemuan 4-metode-akses
Pertemuan 4-metode-akses
 
Pengertian AGP, PCI, ISA, EISA dan VESA
Pengertian AGP, PCI, ISA, EISA dan VESAPengertian AGP, PCI, ISA, EISA dan VESA
Pengertian AGP, PCI, ISA, EISA dan VESA
 
Autad s 02 tugas presentasi
Autad s 02 tugas presentasiAutad s 02 tugas presentasi
Autad s 02 tugas presentasi
 
Pertemuan 9
Pertemuan 9Pertemuan 9
Pertemuan 9
 
Semua Tentang Komunikasi Data
Semua Tentang Komunikasi DataSemua Tentang Komunikasi Data
Semua Tentang Komunikasi Data
 
Sistem BUS Dalam Arsitektur Jaringan Dan Komputer
Sistem BUS Dalam Arsitektur Jaringan Dan KomputerSistem BUS Dalam Arsitektur Jaringan Dan Komputer
Sistem BUS Dalam Arsitektur Jaringan Dan Komputer
 
Softskill tugas 3
Softskill tugas 3Softskill tugas 3
Softskill tugas 3
 
Hardware jaringan
Hardware jaringanHardware jaringan
Hardware jaringan
 
Parallel Port
Parallel PortParallel Port
Parallel Port
 
Sistem bus
Sistem busSistem bus
Sistem bus
 
Sistem bus
Sistem busSistem bus
Sistem bus
 
Interface paralel
Interface paralelInterface paralel
Interface paralel
 

Destaque (20)

Hd7 review3
Hd7 review3Hd7 review3
Hd7 review3
 
Abecedario bn
Abecedario bnAbecedario bn
Abecedario bn
 
PROJEKTAS "DELFI KALĖDOS 2013"
PROJEKTAS "DELFI KALĖDOS 2013"PROJEKTAS "DELFI KALĖDOS 2013"
PROJEKTAS "DELFI KALĖDOS 2013"
 
Pert.1 pengenalan analisis desain
Pert.1 pengenalan analisis desainPert.1 pengenalan analisis desain
Pert.1 pengenalan analisis desain
 
01 struktur data
01 struktur data01 struktur data
01 struktur data
 
MCFX Affiliate Guidelines
MCFX Affiliate GuidelinesMCFX Affiliate Guidelines
MCFX Affiliate Guidelines
 
8
88
8
 
Pert.1 struktur dasar komputer
Pert.1 struktur dasar komputerPert.1 struktur dasar komputer
Pert.1 struktur dasar komputer
 
Optend revisi
Optend revisiOptend revisi
Optend revisi
 
Najwspanialsze dzieła korczaka
Najwspanialsze dzieła korczakaNajwspanialsze dzieła korczaka
Najwspanialsze dzieła korczaka
 
7
77
7
 
Sidney Debaque Portfolio
Sidney Debaque PortfolioSidney Debaque Portfolio
Sidney Debaque Portfolio
 
Cuándo ocurrirá el rapto de la iglesia
Cuándo ocurrirá el rapto de la iglesiaCuándo ocurrirá el rapto de la iglesia
Cuándo ocurrirá el rapto de la iglesia
 
отчётно – выборное собрание
отчётно – выборное собраниеотчётно – выборное собрание
отчётно – выборное собрание
 
Evidence of development 3
Evidence of development 3Evidence of development 3
Evidence of development 3
 
FLAM ROMÀ
FLAM ROMÀFLAM ROMÀ
FLAM ROMÀ
 
Organizational Planing Tools Presentation
Organizational Planing Tools PresentationOrganizational Planing Tools Presentation
Organizational Planing Tools Presentation
 
Linked in privacy and settings
Linked in privacy and settingsLinked in privacy and settings
Linked in privacy and settings
 
Local Search Engine Marketing
Local Search Engine MarketingLocal Search Engine Marketing
Local Search Engine Marketing
 
Pert.12 modul kernel linux
Pert.12 modul kernel linuxPert.12 modul kernel linux
Pert.12 modul kernel linux
 

Semelhante a Pert.7 sistem bus

Pengenalan hardware
Pengenalan hardwarePengenalan hardware
Pengenalan hardware
nardy07
 
Pengenalan hardware
Pengenalan hardwarePengenalan hardware
Pengenalan hardware
aidil23
 
Pengenalan komputer
Pengenalan komputerPengenalan komputer
Pengenalan komputer
adealfarisi
 
Jarkom_Dasar_-_w2_-_Peripheral_Topologi_Jaringan.ppt
Jarkom_Dasar_-_w2_-_Peripheral_Topologi_Jaringan.pptJarkom_Dasar_-_w2_-_Peripheral_Topologi_Jaringan.ppt
Jarkom_Dasar_-_w2_-_Peripheral_Topologi_Jaringan.ppt
kusumosuryanto
 
3. Struktur CPU dan Sistem Interkoneksi.pdf
3. Struktur CPU dan Sistem Interkoneksi.pdf3. Struktur CPU dan Sistem Interkoneksi.pdf
3. Struktur CPU dan Sistem Interkoneksi.pdf
GardeniaLavenn
 
sistem belajar anak kuliah sarja komputer
sistem belajar anak kuliah sarja komputersistem belajar anak kuliah sarja komputer
sistem belajar anak kuliah sarja komputer
nurhajidayani86
 

Semelhante a Pert.7 sistem bus (20)

PPT Sistem Bus.pptx
PPT Sistem Bus.pptxPPT Sistem Bus.pptx
PPT Sistem Bus.pptx
 
Pengenalan hardware
Pengenalan hardwarePengenalan hardware
Pengenalan hardware
 
Pengenalan hardware
Pengenalan hardwarePengenalan hardware
Pengenalan hardware
 
Pengenalan komputer
Pengenalan komputerPengenalan komputer
Pengenalan komputer
 
Pengertian dan karakteristik sistem bus komputer
Pengertian dan karakteristik sistem bus komputerPengertian dan karakteristik sistem bus komputer
Pengertian dan karakteristik sistem bus komputer
 
Sistem interkoneksi dan bus
Sistem interkoneksi dan busSistem interkoneksi dan bus
Sistem interkoneksi dan bus
 
Buss
BussBuss
Buss
 
SISTEM BUS OLEH IB12
SISTEM BUS OLEH IB12SISTEM BUS OLEH IB12
SISTEM BUS OLEH IB12
 
fdokumen.com_sistem-interkoneksi-bus.ppt
fdokumen.com_sistem-interkoneksi-bus.pptfdokumen.com_sistem-interkoneksi-bus.ppt
fdokumen.com_sistem-interkoneksi-bus.ppt
 
Sumber daya dengan modulator pulsa dan sistem bus
Sumber daya dengan modulator pulsa dan sistem busSumber daya dengan modulator pulsa dan sistem bus
Sumber daya dengan modulator pulsa dan sistem bus
 
Sistem interkoneksi dan bus
Sistem interkoneksi dan busSistem interkoneksi dan bus
Sistem interkoneksi dan bus
 
Kel-6-BUS-I.pdf
Kel-6-BUS-I.pdfKel-6-BUS-I.pdf
Kel-6-BUS-I.pdf
 
Sistem bus
Sistem busSistem bus
Sistem bus
 
Motherboard
MotherboardMotherboard
Motherboard
 
Fundamen Informatika - Sistem Bus
Fundamen Informatika - Sistem BusFundamen Informatika - Sistem Bus
Fundamen Informatika - Sistem Bus
 
Jarkom_Dasar_-_w2_-_Peripheral_Topologi_Jaringan.ppt
Jarkom_Dasar_-_w2_-_Peripheral_Topologi_Jaringan.pptJarkom_Dasar_-_w2_-_Peripheral_Topologi_Jaringan.ppt
Jarkom_Dasar_-_w2_-_Peripheral_Topologi_Jaringan.ppt
 
Remidi sistem mikroprosesor trisni wulansari(1410501026)
Remidi sistem mikroprosesor trisni wulansari(1410501026)Remidi sistem mikroprosesor trisni wulansari(1410501026)
Remidi sistem mikroprosesor trisni wulansari(1410501026)
 
3. Struktur CPU dan Sistem Interkoneksi.pdf
3. Struktur CPU dan Sistem Interkoneksi.pdf3. Struktur CPU dan Sistem Interkoneksi.pdf
3. Struktur CPU dan Sistem Interkoneksi.pdf
 
Interface paralel
Interface paralelInterface paralel
Interface paralel
 
sistem belajar anak kuliah sarja komputer
sistem belajar anak kuliah sarja komputersistem belajar anak kuliah sarja komputer
sistem belajar anak kuliah sarja komputer
 

Mais de Ical Militanmannojack (20)

Pert.11 linux
Pert.11 linuxPert.11 linux
Pert.11 linux
 
Pert.10 manajemen disk
Pert.10 manajemen diskPert.10 manajemen disk
Pert.10 manajemen disk
 
Pert.9 input output
Pert.9 input outputPert.9 input output
Pert.9 input output
 
Pert.8 memori virtual
Pert.8 memori virtualPert.8 memori virtual
Pert.8 memori virtual
 
Pert.7 memori
Pert.7 memoriPert.7 memori
Pert.7 memori
 
Pert.6 deadlock lanjutan
Pert.6 deadlock lanjutanPert.6 deadlock lanjutan
Pert.6 deadlock lanjutan
 
Pert.5 sinkronisasi dan deadlock
Pert.5 sinkronisasi dan deadlockPert.5 sinkronisasi dan deadlock
Pert.5 sinkronisasi dan deadlock
 
Pert.4 proses dan thread lanjutan
Pert.4 proses dan thread lanjutanPert.4 proses dan thread lanjutan
Pert.4 proses dan thread lanjutan
 
Pert.2 proteksi perangkat keras
Pert.2 proteksi perangkat kerasPert.2 proteksi perangkat keras
Pert.2 proteksi perangkat keras
 
Pert.1 pengantar sistem operasi
Pert.1 pengantar sistem operasiPert.1 pengantar sistem operasi
Pert.1 pengantar sistem operasi
 
Pert.3 proses dan thread
Pert.3 proses dan threadPert.3 proses dan thread
Pert.3 proses dan thread
 
12
1212
12
 
11
1111
11
 
10
1010
10
 
9
99
9
 
Pert.5 linked list
Pert.5 linked listPert.5 linked list
Pert.5 linked list
 
Pert.4 record
Pert.4 recordPert.4 record
Pert.4 record
 
Pert.3 array
Pert.3  arrayPert.3  array
Pert.3 array
 
Pert.6 stack
Pert.6 stackPert.6 stack
Pert.6 stack
 
Pert.2 konsep dan defenisi data
Pert.2  konsep dan defenisi dataPert.2  konsep dan defenisi data
Pert.2 konsep dan defenisi data
 

Pert.7 sistem bus

  • 1. Pertemuan 7 (Sistem Bus) Prosessor, memori utama dan perangkat I/O dapat diinterkoneksikan dengan menggunakan bus bersama yang fungsi utamanya adalah menyediakan jalur komunikasi untuk transfer data. Bus tersebut menyertakan jalur yang diperlukan untuk mendukung interrupt dan arbitration. Group 4 PTIK 09 1
  • 2. Beberapa sistem bus yang terdapat pada komputer, yaitu: A. Synchronous Bus B. Asynchronous Bus C. Sirkuit Antar Muka (Port) D. Antar Muka Input Output Standar 1.Bus Peripheral Component Interconnect (PCI) 2.Bus SCSI (Small Computer System Interface) 3.Universal Serial Bus (USB) Group 4 PTIK 09 2
  • 3. Synchronous Bus Dalam synchronous bus, semua perangkat mendapatkan informasi timing dari jalur clock bersama. Pulsa yang berjarak setara pada jalur ini mendefinisikan waktu yang setara. Dalam bentuk yang paling sederhana suatu synchronous bus, tiap interval ini merupakan suatu bus cycle dimana satu transfer data. Group 4 PTIK 09 3
  • 4. Skema semacam itu diilustrasikan pada gambar , jalur alamat dan data dalam gambar ini dan gambar selanjutnya ditampilkan sebagai high dan low pada waktu yang sama. Group 4 PTIK 09 4
  • 5. Synchronous Bus Transfer Multiple-Cycle Skema yang di deskripsikan di atas menghasilkan desain sederhana untuk antar muka perangkat. Akan tetapi, skema tersebut memiliki beberapa keterbatasan Untuk megatasi keterbatasan ini, kebanyakan bus menggabungkan sinyal kontrol yang menyatakan respon dari perangkat tersebut. Sinyal ini memberitahu master bahwa slave telah mengenali alamatnya dan telah siap untuk berpartisipasi dalam operasi data transfer. Bus tersebut juga memungkinkan untuk mengatur durasi periode data transfer untuk menyesuaikan dengan kebutuhan perangkat yang berpartisipasi. Untuk menyederhanakan proses ini, sinyal clock frekuensi tinggi digunakan sedemikan sehingga siklus transfer data lengkap akan mencapai beberapa clock cycle. Kemudian, jumlah clock cycle yang terlibat dapat bervariasi dari satu perangkat dengan perangkat yang lain. Group 4 PTIK 09 5
  • 6. ASYNCHRONOUS BUS Skema alternatif untuk mengontrol transfer data pada bus berdasarkan pada penggunaan handshake antara master dan slave. Konsep handshake adalah generealisasi dari ide sinyal Slave-ready Secara prinsip, transfer data yang dikontrol oleh protokol handshake adalah sebagai berikut. Master meletakkan informasi alamat dan perintah pada bus. Kemudian mengindikasikan ke semua perangkat bahwa master telah menyelesaikan tugasnya dengan mengaktifkan jalur master-ready. Hal ini menyebabkan semua perangkat pada bus men-decode alamat tersebut. Slave yang dipilih melakukan operasi yang diminta dan memberitahu prosesor bahwa tugasnya telah selesai dengan mengaktifkan jalur slave-ready. Master menunggu slave-ready dinyatakan sebelum menghilangkan sinyalnya dari bus. Dalam hal operasi baca, master juga men-strobe data ke dalam input buffer-nya. Group 4 PTIK 09 6
  • 7. Pilihan pada suatu desain tertentu melibatkan pertukaran antara berbagai faktor seperti: - Kesederhanaan antar muka perangkat. - Kemampuan untuk mengakomodasi antar muka perangkat yang menyatakan jumlah jeda yang berbeda. - Waktu total yang diperlukan untuk transfer bus. - Kemampuan untuk mendeteksi error yang dihasilkan dari pengalamatan perangkat yang tidak ada atau dari kegagalan antar muka. Group 4 PTIK 09 7
  • 8. Sirkuit Antar Muka (Port) Suatu antar muka I/O terdiri dari sirkuit yang diperlukan untuk menghubungkan perangkat I/O ke bus computer, pada satu sisi antar muka kita memiliki sinyal bus untuk alamat, data, dan kontrol. Pada sisi yang lain kita memiliki jalur data dengan kontrol yang sesuai untuk mentransfer data antar muka dan perangkat I/O. Sisi ini disebut port, yang diklasifikasikan sebagai port paralel dan serial. Dalam hal port paralel, koneksi antar perangkat dan komputer menggunakan konektor multiple-pin dan kabel dengan banyak kawat, biasanya diatur dalam konfigurasi datar. Sirkuit pada kedua ujung relative sederhana, karena tidak ada kebutuhan untuk mengkovensi antara format serial dan paralel. Pengaturan ini cocok untuk perangkat yang secara fisik dekat dengan computer. Untuk jarak jauh, persoalan timing skew yang disebutkan sebelumnya membatasi kecepatan penggunaan data. Format serial lebih mudah dan cost-effective dengan memerlukan kabel yang lebih panjang. Group 4 PTIK 09 8
  • 9. Menurut pembahasan suatu antar muka I/O melakukan hal berikut: 1.Menyediakan buffer penyimpanan untuk setidaknya satu word data (atau satu byte, dalam hal perangkat yang byte-oriented). 2.Berisi flag status yang dapat diakses oleh prosesor untuk menentukan apakah buffer penuh (untuk input) atau kosong (untuk out put). 3.Berisi sirkuit address- decoding untuk menentukan kapan antar muka tersebut dialamati oleh prosesor. 4.Menghasilkan sinyal timing yang sesuai yang diperlukan oleh skema kontrol bus. 5.Melakukan konversi format yang mungkin diperlukan untuk mentransfer data antar bus dan perangkat I/O, seperti konversi paralel-serial dalam port serial. Group 4 PTIK 09 9
  • 10. 1. Port Paralel Kita mendeskripsikan sirkuit untuk port input 8-bit dan port output 8-bit. Kemudian kita menggabungkan dua sirkuit tersebut untuk menunjukkan bagaimana desain antar muka general-purpose 8-bit parallel port. Kita mengasumsikan bahwa sirkuit antar muka dihubungkan dengan prosesor 32-bit yang menggunkan memory-mapped I/O dan protokol bus asyncroous. Group 4 PTIK 09 10
  • 11. 2. Port Serial Port serial digunakan untuk menghubungkan prosesor ke perangkat I/O yang memerlukan transmisi data satu bit tiap satu waktu. Fitur utama sirkuit antar muka untuk port serial adalah bahwa port tersebut mampu berkomunikasi dalam mode bit-serial pada sisi perangkat dan dalam mode bit-parallel pada sisi bus. Group 4 PTIK 09 11
  • 12. Antar Muka Input Output Standar 1. Bus Peripheral Component Interconnect (PCI) Bus PCI adalah contoh yang baik dari sistem bus yang muncul dari kebutuhan standarisasi. Bus tersebut mendukung fungsi yang terdapat dalam bus prosesor tetapi dalam format tersetandarisasi yang lepas dari prosesor tertentu. Perangkat yang terkoneksi ke Bus PCI tampak bagi prosesor seakan dihubungkan secara langsung ke BUS prosesor. Perangkat tersebut diberi alamat dalam ruang alamat memori pada prosesor. Fitur penting yang dirintis oleh PCI adalah kemampuan Plug-and-Play untuk menghubungkan perangkat I/O. untuk menghubungkan perangkat baru, user cukup menghubungkan board antar muka perangkat ke bus tersebut. Software menangani bagian selanjutnya. Group 4 PTIK 09 12
  • 13. Antar Muka Input Output Standar Transfer Data Bus mendukung tiga ruang alamat mandiri:memory, I/O, dan konfigurasi. Dua yang pertama adalah self explanatory. Ruang alamat I/O dimaksudkan untuk penggunaan dengan prosesor, seperti pentium, yang memiliki ruang alamat I/O terpisah. Group 4 PTIK 09 13
  • 14. Antar Muka Input Output Standar Konfigurasi Perangkat Pada saat perangkat I/O dihubungkan dengan suatu computer, beberapa aksi diperlukan untuk mengkonfogurasi perangkat dan software yang berkomunikasi dengannya. Perangkat tersebut diberi alamat selama proses inisialisasi. Hal ini berarti selama operasi konfigurasi bus, perangkat tidak dapat diakses berdasarkan alamatnya, seakan perangkat tersebut belum memiliki alamat. Karenanya, ruang alamat konfigurasi menggunakan mekanisme yang berbeda. Group 4 PTIK 09 14
  • 15. Antar Muka Input Output Standar Karakteristik Elektrik Bus PCI telah didefinisikan untuk beroperasi dengan suplai daya 5 atau 3.3 V. Motherboard mungkin didesain untuk beroperasi dengan kedua system signaling tersebut. Konektor pada board ekspansi didesain untuk memastikan bahwa konektor tersebut dapat dicolokkan hanya pada motherboard yang kompatibel. Group 4 PTIK 09 15
  • 16. Antar Muka Input Output Standar 2.Bus SCSI (Small Computer System Interface) Standar bus SCSI telah mengalami banyak revisi, dan kemampuan transfer data telah meningkat sangat besar, hampir dua kali setiap tahun. SCSI-2 dan SCSI-3 telah didefinisikan dan masing-masing memiliki beberapa opsi. Bus SCSI memiliki 8 jalur data yang disebut narrow bus dan mentransfer data 1 byte pada satu waktu. Sebagai alternatif, bus wide SCSI memiliki 16 jalur data dan mentransfer data 16 bit pada satu waktu. Group 4 PTIK 09 16
  • 17. Antar Muka Input Output Standar Sinyal Bus Sekarang kita mendeskripsikan operasi bus SCSI dari sudut pandang hardware. Sinyal bus diringkas pada Tabel 2 (ada pada copyan makalah). Arbitration Bus bebas pada saat sinyal BSY berada pada keadaan inactive (highvoltage). Kontroler apapun dapat merequest penggunaan bus tersebut pada saat bus tersebut berada dalam keadaan ini karena dua atau lebih kontroler dapat menghasilkan riquest pada saat yang sama, maka harus diterapkan skema arbitration. Kontroler me-request bus tersebut dengan menyatakan sinyal-BSY dan dengan menyatakan jalur data yang berhubungan dengannya untuk mengidentifikasi dirinya. Group 4 PTIK 09 17
  • 18. Antar Muka Input Output Standar Selection Kontroler target yang dipilih merespon dengan menyatakan –BSY. Hal ini menunjukkan pada initiator bahwa koneksi yang di-request telah terbentuk, sehingga initiator dapat menghapus alamat dari jalur data. Proses selection telah selesai dan kontroler target (kontroler 5) menyatakan –BSY. Dari titik ini, kontroler 5 memiliki bus control, sebagaimana diperlukan untuk fase transfer informasi. Transfer Informasi Informasi yang ditranfer antara dua kontroler dapat berisi perintah dari initiator ke target, respon status dari target ke initiator, atau data yang sedang ditransfer kea tau dari perangkat I/O. Group 4 PTIK 09 18
  • 19. Reselection Pada saat koneksi logika ditangguhkan dan taget siap untuk memulihkannya, maka target harus terlebih dahulu memperoleh control bus. Target memulia siklus arbitration, dan setelah memenangkan arbitration, target memilih kontroler initiator dengan cara yang tepat sama dengan yang dideskripsikan diatas. Tetapi dengan peranan target dan initiator dibalik, initiator sekarang menyatakan –BSY. Sebelum transfer data dapat dimulai, initiator harus menyerahkan control ke target. Group 4 PTIK 09 19
  • 20. Antar Muka Input Output Standar 3. Universal Serial Bus (USB)  Universal Serial Bus (USB) adalah standar bus serial untuk perangkat penghubung, biasanya kepada computer namun juga digunakan di peralatan lainnya seperti kontrol permainan, ponsel dan PDA. Sinergi antara komputer dan komunikasi adalah jantung revolusi teknologi informasi saat ini. Sistem komputer modern tampaknya melibatkan berbagai variasi perangkat seperti keyboard, mikrofon, kamera, speaker dan perangkat display. Group 4 PTIK 09 20
  • 21. USB didesain untuk memenuhi beberapa tujuan utama: - Menyediakan sistem interkoneksi yang sederhana, low-cost, dan mudah digunakan yang dapat megatasi kesulitan karena terbatasnya jumlah port I/O pada suatu komputer. - Mengakomodasi karakteristik transfer data skala luas untuk perangkat I/O, termasuk koneksi telepon dan internet. - Meningkatkan kenyamanan user melalui mode operasi plug-and-play. Group 4 PTIK 09 21
  • 22. Batasan Port Port paralel dan serial menyediakan titik koneksi general-purpose yang dapat digunakan untuk menghubungkan berbagai perangkat dari low- hingga medium-speed ke komputer. Karakteristik Perangkat Jenis perangkat yang dapat dihubungkan ke komputer meliputi fungionalitas dalam skala luas. Batasan kecepatan, volume, dan timing berhubungan dengan transfer data ke dan dari perangkat semacam itu sangat bervariasi. Group 4 PTIK 09 22
  • 23. Plug-and-Play Dengan komputer menjadi bagian dari kehidupan sehari-hari, keberadaannya menjadi semakin transparan. Fitur plug-and-play berarti bahwa perangkat baru, seperti speaker tambahan dapat dihubungkan kapanpun pada saat system beroperasi. Sistem mendeteksi keberadaan perangkat baru ini secara otomatis, mengindentifikasi device-driver software yan tepat dari perangkat baru dan fasilitas lain yang diperlukan untuk melayani perangkat tersebut, dan membentuk alamat dan koneksi logika untuk meng-enable komunikasinya. Group 4 PTIK 09 23
  • 24. Arsitektur USB Pembahasan di atas menunjuk pada kebutuhan akan sistem interkoneksi yang menggabungkan biaya renda, fleksibilitas, dan bandwidth data-transfer yang tinggi. Juga, perangkat I/O dapat diletakkan pada jarak tertentu dari komputer yang terhubung dengannya. Struktut pohon Universal Serial Bus Group 4 PTIK 09 24
  • 25. Pengalamatan Pada pembahasan operasi input dan output sebelumnya, kita menjelaskan bahwa perangkat I/O biasanya diidentifikasi dengan menetapkan alamat memori yang unik untuknya. Sebenarnya, suatu perangkat biasanya memiliki beberapa lokasi addressable untuk meng-enable software mengirim dan menerima informasi kontrol dan status dan untuk mentransfer data. Protokol USB  Semua informasi yan ditransfer melalui USB diatur di dalam paket, dimana suatu paket terdiri dari satu atau lebih byte informasi. Terdapat banyak tipe paket yang melakukan berbagai fungsi kontrol. Group 4 PTIK 09 25
  • 26. Isochronous Traffic pada USB Salah satu tujuan utama USB adalah mendukung transfer data isochronous, seperti sampled voice, dalam cara sederhana. Perangkat yang menghasilkan atau menerima data isochronous memerlukan referensi waktu untuk mengontrol proses sampling. Untuk menyediakan referensi ini, transmisi melalui USB dibagi dalam frame dengan panjang yang setara. Karakteristik Elektrik Karakteristik elektrik yang digunakan untuk koneksi USB terdiri dari empat kawat. Dua digunakan untuk membawa daya, +5V dan Ground. Sehingga, hub atau perangkat I/O dapat langsung mendapat daya dari bus atau memiliki koneksi daya eksternal sendiri. Group 4 PTIK 09 26