Wirtschaftsingenieurwesen an der Universität Duisburg-Essen
Digital Circuits Scripts De2
1. Vorwort
Das vorliegende Buch ist aus dem Script zu einer Vorlesung mit dem Titel Digitale Schaltun-
gen entstanden, die seit einigen Jahren f¨ r Studenten der Elektrotechnik und Informatik an der
u
TU Braunschweig angeboten wird. Großer Wert wird auf den Aufbau von Systemen und damit
auf den Zusammenhang von Aufbautechnik, Leitung und Schaltungstechnologie gelegt, der bei
wachsenden Schaltungsgeschwindigkeiten die digitale Schaltungstechnik pr¨ gt. Leitungseffek-
a
te spielen heute sowohl auf der integrierten Schaltung wie auch bei der Leiterplatte eine so große
Rolle, daß die Fortentwicklung der digitalen Schaltungstechnik ohne sie nicht mehr verst¨ ndlich
a
ist. Hohe Schaltfrequenzen und abnehmende Strukturgr¨ ßen machen die bislang verwendeten,
o
sehr einfachen Leitungsmodelle nur noch eingeschr¨ nkt verwendbar. Ein genaueres Verst¨ ndnis
a a
der Leitungseffekte wird damit f¨ r den praktischen Schaltungsentwurf unabdingbar. Dies gilt
u
auch f¨ r den Einsatz von CAD-Systemen mit genauerer Leitungsmodellierung, denn hohe Re-
u
chenzeiten beschr¨ nken die pr¨ zisere Modellierung auf einzelne Signale und Teilaspekte. Buch
a a
und Vorlesung greifen mit diesem Schwerpunkt einen Trend in der amerikanischen Literatur
auf, der sich etwa im Buch von Bakoglu (siehe Literaturangaben) zeigt.
Auswahl und Darstellung der Schaltungfamilien sollen die Grundprinzipien der digitalen Schal-
tungstechnik aufzeigen und andererseits Verst¨ ndnis f¨ r die Mechanismen bei der Fortentwick-
a u
lung von Schaltungsfamilien wecken. Unter diesem Gesichtspunkt wird nur ein Teil der Famili-
en eingehend behandelt, darunter die heute eher historische TTL-Technik, die jedoch von ihrer
Entwicklungsgeschichte und ihren Eigenschaften her sehr aufschlußreich ist. Die weiteren be-
kannten Schaltungsfamilien werden dann mit Bezug zu den ausf¨ hrlich vorgestellten Familien
u
¤¢
£ ¡
knapper eingef¨ hrt. Weggelassen wurde lediglich die ebenfalls eher historische
u -Technik,
da sie sich nicht leicht in diesen Kontext einf¨ gen ließ.
u
Impulsformung und Leitungen werden in einem eigenen Kapitel zur Impulstechnik behan-
delt, und zwar vor den Schaltungsfamilien, denn viele Entwurfsentscheidungen der Schaltungs-
technik sind durch die Signal¨ bertragung bedingt. Da umgekehrt die Leitungstechnik von der
u
Schaltungstechnik beeinflußt wird, wird im ersten Kapitel eine Schaltungsfamilie zum besseren
Verst¨ ndnis exemplarisch vorgestellt. Diese Strukturierung hat sich nach einigen Vorlesungszy-
a
klen als geeignet herausgestellt.
Die Leitungstypen unterschiedlicher Aufbauformen werden klassifiziert, in kompakter Form
behandelt und mit vielen praktischen Beispielen unterlegt. Breiten Raum nimmt dabei die Dar-
stellung von Kopplungen und St¨ rungen ein. Ziel ist, dem Leser eine Vorstellung uber die dy-
o ¨
namischen Vorg¨ nge in einem komplexen Schaltungsaufbau zu geben und eine Basis f¨ r eigene
a u
Bewertungen zu liefern. Um das Buch auch f¨ r Studenten der Informatik lesbar zu machen,
u
wurden die Grundlagen der Leitungstheorie kurz zusammengefaßt.
Die letzten zwei Kapitel befassen sich mit Kippschaltungen, die zentrale Elemente der digitalen
2. ii Einleitung
Schaltungen bilden und mit zusammengesetzten Strukturen, deren Eigenschaften sich nicht an-
hand von Einzelgattern beschreiben lassen. Hauptvertreter dieser Strukturen sind die Speicher.
¨
Ubungsaufgaben zum Buch sind uber http://www.ida.ing.tu-bs.de/DigSchalt
¨
zu beziehen. Dort findet man auch PSPICE–Modelle, die dem interessierten Leser die indivi- ¥
¨
duelle Aufarbeitung des Stoffes durch praktische Ubungen erm¨ glichen. Zur Vorlesung ist eine
o
Experimentierplatine zur Demonstration von Leitungseffekten entwickelt worden. Unterlagen
k¨ nnen von den Autoren bezogen werden.
o
Viele Personen haben an der Gestaltung des Buches mitgewirkt. Unser Dank gilt vor allem
Herrn Peter L¨ ders f¨ r die vielen inhaltlichen Anregungen, Frau Bettina B¨ ttger, Frau Judita
u u o
Kruse, Frau Anke–Beate Stahl sowie Frau Sabine Kr¨ ger und Frau Silvia Gloth f¨ r die Ge-
u u
staltung des Manuskriptes und die Erstellung der zahlreichen Abbildungen. Wir danken Herrn
Thorsten Werner f¨ r die m¨ hevolle Ausarbeitung der PSPICE–Modelle, ferner allen Mitarbei-
u u
tern am Institut f¨ r Datenverarbeitungsanlagen f¨ r das umfangreiche Korrekturlesen und die
u u
aufmunternde Unterst¨ tzung w¨ hrend der Entstehungsphase des vorliegenden Lehrbuches.
u a
Braunschweig, im April 1995
Rolf Ernst Ingo K¨ nenkamp
o
ernst@ida.ing.tu-bs.de koenenkamp@ida.ing.tu-bs.de
¦
Die deutsche Sprache l¨ ßt leider keine gut lesbare geschlechtsneutrale Schreibweise zu. Daher wird mit R¨ ck-
a u
sicht auf die Lesegewohnheiten ausschließlich die maskuline Form verwendet.
10. 4 1 Einfuhrung
¨
Pegel logischer Wert
H 1
positive
L 0
Logik undefiniert
H 0
negative
L 1
Logik undefiniert
Tabelle 1.2: Zuordnung der Pegel zu den logischen Werten
1.1.2.1 Statische Kenngr¨ ßen
o
Die Kenngr¨ ßen eines Gatters sollen anhand eines Beispiels eingef¨ hrt werden. Die in Abb. 1.2
o u
angegebene Schaltung liefert zu einem definierten H– oder L–Pegel am Eingang den jeweils
entgegengesetzten am Ausgang. Der logische Wert wird also invertiert, die Schaltung repr¨ sen-
a
tiert einen Inverter.
2
UB = 5V
RC = 5kΩ
1
RL : Last
3
RB = 9kΩ
RL = 5kΩ
2
2
Ue Ua
4 0
Eingang Ausgang
a) Inverterschaltung b) Schaltbilder
Abbildung 1.2: Beispiel einer einfachen Inverterschaltung
Der Ausgang des Inverters werde nun, z. B. durch eine nachfolgende Schaltung, mit einer ohm-
CA97
B @ 8 6 ¨ R(IGE(
QP H F 6 D
schen Last von 5 belastet. Die resultierende Ubertragungskennlinie ist
P ( V(
¨U D 6 W
in Abb. 1.3 dargestellt. Die Stellen mit markieren den Ubergang zwischen
S T ST
Wb) W W b)
den Bereichen mit einer Verst¨ rkung
a und . F¨ r
u
SY SX wird eine St¨ rung
aY SX
` S o S Y SX
des Eingangssignals ged¨ mpft. Das soll in der Digitaltechnik erreicht werden. Entsprechend
a
11. 1.1 Grundbegriffe der Digitaltechnik 5
d
Ua e maximale Ausgangsspannung bei
d minimaler Eingangsspannung
UHmax
d f
2,3V UOH Steigung - 1
f
SH
d
UIH
d
UIL
minimale Ausgangsspannung g
f
SL bei maximaler Eingangsspannung
c d
0,3V UOL
d
ULmin
c d d d d d
0 ULmin UIL UIH UHmax Ue
c
0,25V 1,2V 1,7V 2,5V
¨ CAhY
B @ 8 6
Abbildung 1.3: Ubertragungskennlinie des Inverters f¨ r eine Last von
u 5
W i6
w¨ hlen wir
a S E SX als Grenze zwischen definiertem und undefiniertem Pegel. Der Bereich
des undefinierten Pegels sollte eine m¨ glichst große Verst¨ rkung aufweisen, um eine geringe
o a
St¨ rungsempfindlichkeit zu erreichen (siehe Definition St¨ rabstand). Anhand dieser Konstruk-
o o
$(
#! $(
!
tion definieren wir hier und als minimale bzw. maximale Eingangsspannung, bei der
srhp(
q % D vut(
# q D
noch ein definierter Pegel am Ausgang ( , ) anliegt.
Störung
y y
€ G1 G2 €
Ue1 € € Ua2
Ua1 Ue2
w x
Gatter 1 Gatter 2
Abbildung 1.4: St¨ rung der Signal¨ bertragung
o u
Zwei der beschriebenen Inverter seien als Gatter und in einem Versuchsaufbau hin- ¡
¥
tereinander geschaltet (Abb. 1.4). Zur Bestimmung der statischen St¨ rsicherheit ermitteln wir
o
diejenige St¨ rspannung, die bei der Signal¨ bertragung auftreten darf, ohne daß der Signalpegel
o u
verf¨ lscht wird. Die H¨ he dieser Spannung gibt den St¨ rabstand an.
a o o
12. 6 1 Einfuhrung
¨
Definition: Statischer St¨ rabstand
o
Der statische St¨ rabstand wird durch die Spannungsdifferenz zwischen dem
o
maximalen bzw. minimalen Ausgangspegel eines Gatters des gleichen Typs
und der Spannungsgrenze des definierten Eingangspegels bestimmt. Die Be-
rechnung erfolgt abh¨ ngig vom Pegel durch
a
6 ƒ# ‚ $(‰ˆ'…
#! ‡ †D „ # 6 ‚ –”’(‰‘'(
•“ „ ‡ !
und
S . S S S
Im angegebenen Beispiel bestimmen wir den statischen St¨ rabstand aus
o
$(”
†D „ # ™ d8 '
! W ™
= ˜ C— , = — ¤˜ ,
f(e
•“ „ ™ A8 $
#! ™ W
= —¤hg˜ , = i¤˜ ,
j # ‚ ™ kud8 W ‡ ™ ™
= i ¤˜ CdS
˜ — S = mhg
l˜ ,
‚ ™ A8 ‡ u™ W ™ A8
= ¤hg
— ˜ — ¤˜ S S = nmhg˜ .
Bei der Definition des statischen St¨ rabstands sind wir von einer ungest¨ rten Eingangsspan-
o o
nung am Gatter der Abb. 1.4 ausgegangen. F¨ r den praktischen Einsatz muß jedoch davon
u
¥ P (
ausgegangen werden, daß der Eingangspegel bereits gest¨ rt ist. Im ung¨ nstigsten Fall ist
o u
¥ #orq
bereits so stark gest¨ rt, daß am Ausgang von
o gerade noch die g¨ ltigen Ausgangspegel
u
o
q ¥
bzw. anliegen.
Definition: Kettenst¨ rabstand
o
Als Kettenst¨ rabstand wird die maximale St¨ rspannung bezeichnet, die in ei-
o o
nem Schaltkreis auftreten darf, ohne daß auch nur ein Eingangspegel den de-
finierten Pegelbereich verl¨ ßt. Damit gilt fur die Kettenst¨ rabst¨ nde
a ¨ o a
6 p# ‚ s(rqv
#! ‡ # q 6 t ‚ sr‘'(
q ‡ !
S und . S S S
$(”vuor
†D „ # ) # q o
q –”’(
•“ „
Der Kettenst¨ rabstand ist wegen
o und kleiner als der statische `
St¨ rabstand, wie auch unser Beispiel mit Hilfe der Abb. 1.3 verdeutlicht:
o
$(
#! W ™ sr
q ™
= i m˜ , = mhg
w˜ ,
'(
! W ™ or
# q ™
= —m˜ , = wmC—
˜ ,
j # ‚ xu™
W ‡ ™ ™
= i ¤˜ RC’S
w˜ — S = mhg
y˜ ˜
‚ ™ ‡ u™ W z{™
= mhg
w˜ — m˜ S S = nmhg˜
Der St¨ rabstand ist ein Maß f¨ r die St¨ rsicherheit eines digitalen Systems. Weitere Ausf¨ hrun-
o u o u
gen zum Thema St¨ rabstand sind in [1] zu finden.
o
13. 1.1 Grundbegriffe der Digitaltechnik 7
1.1.2.2 Dynamische Kenngr¨ ßen
o
Zur Charakterisierung des Verhaltens eines Gatters ist es nicht ausreichend, sein statisches Ver-
halten zu untersuchen. Um uber die Einsatzm¨ glichkeit zu entscheiden, muß ebenfalls bekannt
¨ o
sein, wie es auf transiente Ver¨ nderungen der Eingangangsgr¨ ßen reagiert.
a o
In der Analogtechnik wird das dynamische Verhalten durch Bode–Diagramme, Ortskurven oder
Differentialgleichungen beschrieben, in der Digitaltechnik hingegen durch die Angabe von
Verz¨ gerungszeiten.
o
Ue
~ Ue
€
50%
t
| t
~ Ua
Ua tpdHL tpdLH
}
90%
€
50%
10%
|
tv tf
| tst
| tr t t
Rechteckverhalten des Inverters Gatterverz¨ gerungszeiten
o
ƒ I‚ ¤…‚
† „
: Verz¨ gerungszeit (delay time)
o : propagation delay time
6 ‡…‚
† „ s(# ¤…‚ ‰A ¤…‚ H
Q † „ ˆ # † „
¥¡
Š $‚ A ¤…‚
# † „
: Abfallzeit (fall time) u ¨
: Verz¨ gerung f¨ r Ubergang L
o ‹ H
…Œ$‚
: Speicherzeit (storage time)
Ž I‚ (# ¤…‚
† „
: Anstiegszeit (rise time) u ¨
: Verz¨ gerung f¨ r Ubergang H
o ‹ L
Abbildung 1.5: Definition gatterspezifischer Verz¨ gerungszeiten (nach [3])
o
Durch Einf¨ hrung der Verz¨ gerungszeiten aus Abb. 1.5 ergibt sich gegen¨ ber der Analogtech-
u o u
nik eine Vereinfachung des Entwurfs und der Absch¨ tzung des dynamischen Verhaltens ei-
a
ner Schaltung durch Abstraktion. Es wird nicht eine Vielzahl von Schaltungsparametern bei
der Dimensionierung ber¨ cksichtigt, sondern lediglich eine geringe Parameterzahl abstrahierter
u
Werte. Beim Schaltungsentwurf ist jedoch eine Toleranz dieser Verz¨ gerungszeiten zu ber¨ ck-
o u
sichtigen:
–”„ ‡…‚
% •“ † „ ¤…‚
† „ % '„ ¤…‚
†D † „
˜
%–”„ I‚
•“ Ž Ž I‚ % zA$(„ I‚
†D Ž
Diese Toleranzen sind bestimmt durch Temperatur–, Fertigungs– und Betriebsspannungsschwan-
kungen. Ein sicherer Schaltungsentwurf erfordert, daß die Schaltung auch mit der jeweils ung¨ nstig-
u
14. 8 1 Einfuhrung
¨
sten Kombination von Verz¨ gerungszeiten in den gegebenen Toleranzbereichen noch funkti-
o
onsf¨ hig ist. Dabei d¨ rfen aber ggf. gleiche Parameterwerte (z. B. gleiche Fertigungsdaten und
a u
Sperrschichttemperatur auf einer integrierten Schaltung) ausgenutzt werden. Eine detaillierte
Untersuchung der Zeitbedingungen erfolgt in Abschnitt 4.1.2.
Zum Aufbau von synchronen Schaltungen werden Speicherfunktionen, Flip–Flops“, ben¨ tigt, o
”
die ihre Ausgangssignale in Abh¨ ngigkeit von Taktsignalen nur in bestimmten Zeitintervallen
a
andern. Takt– und Eingangssignal dieser Gatter d¨ rfen sich dabei nicht beliebig zueinander
¨ u
andern, da sonst undefinierte Ausgangssignale, im ung¨ nstigsten Fall (Abschnitt 4.1.1.2) sogar
¨ u
metastabile Zust¨ nde (labile Gleichgewichtszust¨ nde) oder Oszillationen auftreten.
a a
‘ Eingangs-
Ue ’
E signal
t
‘ •
UTakt Takt-
Ue D Q Ua signal
UTakt
ts th t
‘ ”
Ua Ausgangs-
signal
“ t
Ü
a) Schaltzeichen b) Signalverl¨ ufe
a
Abbildung 1.6: Dynamische Kenngr¨ ßen getakteter Gatter am Beispiel eines positiv–
o
flankengetriggerten D–Flip–Flops
Aus diesen Randbedingungen ergeben sich zus¨ tzliche dynamische Kenngr¨ ßen (Abb. 1.6):
a o
Œ $‚ – '‚
: Setup–Zeit und : Hold–Zeit.
In einem Entscheidungsintervall E um den Triggerzeitpunkt (z. B. Taktflanke) darf sich das Ein-
Œ $‚
gangssignal nicht andern. Dieses Entscheidungsintervall wird bestimmt durch die Zeiten und
¨
– '‚ ¨
. Der Zeitraum, in dem sich der Ausgangspegel aufgrund der Ubernahme des Eingangswertes
¨
andern kann, wird als Ubergangsintervall U
¨ ¨ bezeichnet.
Auf die Bedeutung beider Intervalle wird in Kapitel 4 genauer eingegangen, in dem die Stabilit¨ t
a
synchroner Schaltwerke untersucht wird. Wir formulieren vorab eine notwendige Bedingung f¨ r u
stabile Zust¨ nde eines synchronen Schaltwerks:
a
15. 1.1 Grundbegriffe der Digitaltechnik 9
Stabilit¨ t synchroner Schaltwerke
a
¨
Das Ubergangsintervall (auch: Reaktionsintervall) am Eingang eines Folgegat-
ters darf sich mit dem Entscheidungsintervall des Gatters nicht uberlappen.
¨
Allein das Einhalten des oben definierten Zeitlimits garantiert noch nicht die Funktionst¨ chtig-
u
o o ¨
keit einer Schaltung. Dynamische St¨ rungen k¨ nnen ebenfalls zur Uberlappung von Entschei-
¨
dungs– und Ubergangsintervall und damit zu undefinierten Pegeln f¨ hren, die letztendlich ein
u
fehlerhaftes Schaltverhalten verursachen. Gef¨ hrlich sind insbesondere dynamische St¨ rungen
a o
auf Taktleitungen, da sie eine unkontrollierte Taktung hervorrufen k¨ nnen. Zur Quantifizierung
o
der St¨ reinfl¨ sse definieren wir den dynamischen St¨ rabstand wie folgt:
o u o
Definition: Dynamischer St¨ rabstand
o
Der dynamische St¨ rabstand gibt ein Maximum fur die Breite und Amplitude
o ¨
oder die Energie eines St¨ rimpulses auf einer Eingangsleitung an, so daß kein
o
vorubergehend undefinierter oder fehlerhafter Ausgangspegel entsteht.
¨
Die Abb. 1.7 aus [4] veranschaulicht die Auswirkungen einer dynamischen St¨ rung. Das Dia-
o
gramm zeigt, wie groß der Spannungseinbruch am Ausgang des Gatters in Abh¨ ngigkeit von
a
der Pulsbreite an seinem Eingang ist.
˜ UB = 5,0 V
4
˜ UPuls / V
30 %
(Pulshöhe) (z.B. Taktungsfehler)
™ tPuls 3
˜ UB
˜ 30 %
UPuls Gnd 30 %
2
1
0 5 10 15 20 25 30 35
— —
40 45 50
™
tPuls / ns
(Pulsweite)
(Pulsweite)
Abbildung 1.7: Dynamischer St¨ rabstand eines Inverters der Digitalschaltungsfamilie FACT
o
(nach [4])
Die Ausf¨ hrungen zeigen, daß die Ausbreitung und die gegenseitige Beeinflussung von im-
u
pulsf¨ rmigen Signalen einen wesentlichen Problemkreis der Digitaltechnik bildet. Die Theorie
o
hierzu liefert die Impulstechnik, deren Grundlagen in Abschnitt 2.1 ausf¨ hrlich behandelt wer-
u
den.
16. 10 1 Einfuhrung
¨
1.2 Beispiel einer digitalen Schaltungsfamilie: TTL
Im Laufe der Jahre sind eine Vielzahl von Schaltungstechnologien entwickelt worden, die sich
¨
durch st¨ ndige Verbesserungen in diverse Familien verzweigt haben. Um einen Uberblick und
a
eine Vorstellung von den Problemen des Aufbaus und der Verbindung von Digitalschaltungen
zu geben, soll bereits in diesem einf¨ hrenden Kapitel eine der Schaltungstechniken exempla-
u
risch erl¨ utert werden. Wir w¨ hlen die Transistor–Transistor–Logik als die erste verbreitete
a a
integrierte digitale Schaltungsfamilie.
ž
Us = 5V
R1 R2 R4
4k Ω 1.6k Ω 130 Ω
ΙΒ1
Τ1 › Τ4
Ie1 IC1 IC2
E1 Τ2
œ š
Ie2 D UD
E2 ›
Ia
š š A
U1 U2 Τ3 š
Ua
R3
1k Ω
Eingangsschaltung mit
Ÿ Phasenaufspaltung
Totem-Pole- ¡
Multiemittertransistor Gegentaktendstufe
Abbildung 1.8: Standard–TTL–Gatter 7400 (nach [5])
In Abb. 1.8 ist der Aufbau des Standard–TTL–Gatters 7400 dargestellt, dessen Wirkungsweise
im folgenden erkl¨ rt werden soll. Die TTL–Logik basiert auf npn–Bipolartransistoren. Man gibt
a
den npn–Transistoren den Vorzug vor pnp–Transistoren, da sie bei gleicher Geometrie schnel-
lere Schaltungen erm¨ glichen (siehe Kapitel 3).
o
Zur Vereinfachung der Analyse nutzen wir den exponentiellen Strom–Spannungszusammenhang
¨
an einem pn–Ubergang aus. In Schaltungen, bei denen die auftretenden Str¨ me durch Wi-
o
derst¨ nde begrenzt sind, werden aufgrund dieses Zusammenhangs nur sehr kleine Spannungs-
a
¨
schwankungen an leitenden pn–Uberg¨ ngen auftreten. In ausreichender N¨ herung d¨ rfen wir
a a u
% ¢• „ ™
ansetzen, daß f¨ r Spannungen
u nur ein vernachl¨ ssigbar kleiner Strom fließt ( der
mhg
y˜ a
”