Mais conteúdo relacionado
Semelhante a Intellectual Highway／貞末様 講演資料 (20)
Intellectual Highway／貞末様 講演資料
- 2. 会社概要
2
◼ Intellectual Highway合同会社
◼ 2019年設立
◼ 事業内容
– ネットワークアクセラレータ IPの開発・販売
– IPの組み込み・インテグレーション
– 画像処理分野の開発
◼ Xilinx社様との関係性
– FPGAベース開発
– ACRi （アダプティブコンピューティング研究推進体）
• 手軽にFPGA開発に触れられる環境整備（東工大）・情報発信・アウトリーチ活動
• 2021年にエントリー企業として参加
https://www.acri.c.titech.ac.jp/wp/
- 3. 弊社IPのご紹介
◼ IP層より上位の標準化されたプロトコル・暗号通信を
ハードロジックで実現したIP
◼ 高性能かつ低消費電力な通信路を確立
◼ アプリケーション特化のインテグレーションが可能
3
ネットワークアクセラレータIP
（Protocol Termination Unit)
CPU
受
信
部
Ether
net
送
信
部
DMA
メ
モ
リ
MAC
ICMP
RawIP
UDP
TCP
ARP
CPU
I/F
データリンク層
物理層
インターネット層
トランスポート層
アプリケーション層
TCP/UDP
IP/ICMP/ARP
Ethernet
DPI/Filtering/Monitoring
SSL/TLS/DTLS
crypt
HTTPS, MAIL, CoAP
ハードウェア
オフロード
PTU（Protocol Termination Unit）
- 4. TCP/UDP/IP オフロード機能
4
◼ フルハードによるTCPフル機能のオフ
ロード
◼ 10000以上の同時接続可能
◼ 耐タンパ性（脆弱性の隠蔽）
◼ DDos攻撃への耐性
◼ 省面積 （LUT：70K = 8%@AlveoU50）
Item Description
プロトコル ・802.3, ARP, ICMP, IPv4, TCP, UDP, RTP
性能 ・スループット: 25Gbps
TCP
・HWによるTCP終端機能：パケット生成, チェックサム, 3-wayハン
ドシェイク, パケット再送, 高速再転送, TCPリアセンブル, Delayed
Ack, フロー制御
（ソケットライブラリ同等のTCPフル機能）
・最大コネクション数： 16,000 （コンフィグ可能）
・スループット： 25Gbps / 1コア
UDP
・10,000セッション以上
・H.264 over RTP
・各種プロトコルにカスタムで対応
対応デバイス
・Xilinx, Intel
・Xilinx Alveo, Intel PACに対応
・ASIC対応
ソフトウェアI/F ・Linux用ドライバ, ソケットライブラリ
セキュリティ機能
・DDoS対応HW高速フィルタリング
・HW実装されたIP フィルタ
省面積で多数接続可能な
フルハードTCP/IPスタック
- 5. SSL/TLS オフロード
◼ アプリケーションはデータを準備、暗号とTCP送受信を
HWが肩代わり
◼ データコピー最小化・HW連動による高スループット
5
CPU
FPGAカード
PTU
TLS/TCP/IP
ホスト
アプリケーション
PCIe
HTTPS HTTP
Item Description
バージョン TLS 1.2
データ暗号化 AES-GCM 128bit / 192bit / 256bit
メッセージ認証 GCM, SHA2
鍵交換 RSA, Diffie-Hellman
TLS Proxy
App Crypt TCP
copy
copy
encrypt
send
余分な
データコピー
高負荷なTLS処理をオフロードし
サーバーリソースをアプリケーションに専念
- 8. 解決方法
◼ 多地点映像ストリームに対する以下の処理が、CPUで処理し切れない
– ストリームパケット受信処理
– セッション管理・制御
– 動画伸長処理
– 画像処理 (補正・変換・間引き) ・・・ AI処理の精度向上・性能安定化のため
◼ 処理遅延が大きくなり、リアルタイム性が確保できない
– 受信・動画デコード・画像処理の各中間バッファが増え、転送回数の増加による
◼ AIの前処理として、カスタマイズ性のある高負荷な処理が要求される
8
FPGAアクセラレータ・プラットフォームによる
Smart NICソリューション
ネットワーク・動画伸長の
FPGAオフロード
高位合成によるHW化
- 11. システムの内部構成
11
PCIe
映像集約認識サーバー
Smart NIC (FPGA)
Host (CPU/GPU)
AI解析エンジン
Network(PTU)
Image Process Kernels
補正・変換
Register / Packet
PTUとの通信
Storageとの通信
カメラとの通信
format認識
H.264
Decode(#3)
H.264
Decode(#2)
session管理
H.264
Decode(#1)
間引き 補正・変換
補正・変換
間引き 補正・変換
補正・変換
間引き 補正・変換
出力フレーム
抽出結果
Hostとの連携機能
Formatによるstream振り分け
HLS
RTL
*動画コーデックは3rd Party製
H.264 over RTP
- 14. Smart NICソリューション効果
◼ CPUでは処理負荷を要するNW・デコード・画像補正・変換処理を、FPGA上で実現することにより、多
数の映像チャネルを収容可能
◼ AI解析処理までのレイテンシの大幅短縮（→数10msec）
◼ 確実なリアルタイム性の確保
◼ CPUの大幅なオフロードにより、インテリジェントな処理に専念させることが可能
◼ 高性能サーバを用いることなく必要な処理を実施し、コストダウン
◼ 大幅な消費電力の低減（1200W ⇒ 80W）
14
HD映像チャネル数 必要サーバ台数 備考
Smart NIC CPU処理
（Smart NIC無し）
14 1 (Alveo U50 x 1) 4 CPUは1socket/サーバ
28 2 (Alveo U50 x 2) 4 CPUは2socket/サーバ
50 1 (Alveo U250 x 1) 12 CPUは1socket/サーバ
100 2 (Alveo U250 x 2) 12 CPUは2socket/サーバ
＜受信・デコードのみを行った場合のサーバー台数比較＞
- 15. 多地点映像処理Smart NIC 仕様概要
入力映像ストリーム
動画フォーマット H.264 Baseline, Main, High Profile
最大解像度 FHD (1080P)
最大フレームレート 30fps
最大処理チャネル数 FHD 24ch (Alveo U250)
HD 50ch (Alveo U250)
ネットワーク
プロトコル H.264 over RTP/UDP
インターフェース 10Gbps, 1Gbps
画像処理
開発言語 C / C++ / OpenCL (HLS)
画像処理 間引き、解像度変換、歪み補正、射影変換、輝度
補正などを想定
15
