SlideShare una empresa de Scribd logo
1 de 11
MEDIO RESTADOR Karen Bibiana Aponte Mateus 066101008 Carlos Alberto Torres Merchán 066101088
Circuitos digitales  Universidad Libre  09 abril del 2011 INGENIERIA DE SISTEMAS
CIRCUITO RESTADOR   La sustracción de dos números binarios puede llevarse a cabo tomando el complemento del sustraendo y agregando al minuendo  Por este método, la operación de sustracción llega a ser una operación de división que requiere sumadores completos para su implementación en máquina.
ES POSIBLE IMPLEMENTAR LA SUSTRACCIÓN CON CIRCUITOS LÓGICOS EN UNA FORMA DIRECTA, COMO SE HACE CON LÁPIZ Y PAPEL. .    Por este método cada bit sustraendo del número se sustrae de su bit minuendo correspondiente significativo para formar un bit de diferencia. Si el bit minuendo es menor que el bit sustraendo se toma 1 de la siguiente posición significativa. El hecho que se ha tomado un 1 debe llevarse al siguiente par más alto de bit mediante una señal binaria que llega de afuera (salida) de una etapa dada y va a (entrada) la siguiente etapa más alta. En forma precisa así como hay medios sumadores y sumadores completos, hay medio restadores y restadores completos.
MEDIO RESTADOR      Un medio restador es un circuito combinacional que sustrae dos bits y produce su diferencia. También tiene la salida para especificar si se ha tomado un 1.
Se designa el bit minuendo por x y el bit sustraendo mediante y. Para llevar a cabo x - y, tienen que verificarse las magnitudes relativas de x y y.   Si x >= y, se tienen tres posibilidades; 0 - 0 = 0, 1 - 0 = 1 y, 1 - 1 = 0.     El medio restador requiere dos salidas. Una salida genera la diferencia y se denotará por el símbolo D. La segunda salida, denotada B para lo que se toma, genera la señal binaria que informa a la siguiente etapa que se ha tomado un 1. 
    La salida que toma B es un 0 en tanto que x >= y. Es un 1 para x = 0 y y = 1. La salida D es el resultado de la operación aritmética 2B + x - y.     Las funciones booleanas para las dos salidas del medio restador se derivan de manera directa de la tabla de verdad: D = x'y + xy' B = x'y
El logigrama del restador
 circuito topológico
El circuito
GRACIAS

Más contenido relacionado

La actualidad más candente

Amplificador operacional no inversor lm741 pdf
Amplificador operacional no inversor lm741 pdfAmplificador operacional no inversor lm741 pdf
Amplificador operacional no inversor lm741 pdfFranklin J.
 
Recortadores Serie Y Paralelo
Recortadores Serie Y ParaleloRecortadores Serie Y Paralelo
Recortadores Serie Y ParaleloUisraelCircuitos
 
Diseño de un codificador decimal bcd
Diseño de un codificador decimal bcdDiseño de un codificador decimal bcd
Diseño de un codificador decimal bcdmagnielys
 
mapa de karnaugh
mapa de karnaughmapa de karnaugh
mapa de karnaughDennyARiosR
 
Transformada z luis requena
Transformada z luis requenaTransformada z luis requena
Transformada z luis requenaLuis Requena
 
Codificador Decimal-BCD de Diez Entradas y Cuatro Salidas.
Codificador Decimal-BCD de Diez Entradas y Cuatro Salidas.Codificador Decimal-BCD de Diez Entradas y Cuatro Salidas.
Codificador Decimal-BCD de Diez Entradas y Cuatro Salidas.Naylu Rincón
 
2. compuertas lógicas y álgebra booleana
2. compuertas lógicas y álgebra booleana2. compuertas lógicas y álgebra booleana
2. compuertas lógicas y álgebra booleanaJosse Sumari
 
Sumador de 4 bits
Sumador de 4 bitsSumador de 4 bits
Sumador de 4 bitsAbril Bello
 
Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh (ejercicios resueltos)Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh (ejercicios resueltos)Pablo Cruz Rodríguez
 
Sumador restador binario
Sumador restador binarioSumador restador binario
Sumador restador binarioFelix_Menendez
 
Configuración de polarización fija y la auto polarización en el JFET
Configuración de polarización fija y la auto polarización en el JFETConfiguración de polarización fija y la auto polarización en el JFET
Configuración de polarización fija y la auto polarización en el JFETVidalia Montserrat Colunga Ramirez
 
Conversiones Delta-Estrella y Estrella-Delta (presentación).pdf
Conversiones Delta-Estrella y Estrella-Delta (presentación).pdfConversiones Delta-Estrella y Estrella-Delta (presentación).pdf
Conversiones Delta-Estrella y Estrella-Delta (presentación).pdfALEJANDROSANTIAGOMAR4
 
Problemas complementarios rectificador de media onda
Problemas complementarios rectificador de media ondaProblemas complementarios rectificador de media onda
Problemas complementarios rectificador de media ondaTensor
 

La actualidad más candente (20)

Amplificador operacional no inversor lm741 pdf
Amplificador operacional no inversor lm741 pdfAmplificador operacional no inversor lm741 pdf
Amplificador operacional no inversor lm741 pdf
 
Recortadores Serie Y Paralelo
Recortadores Serie Y ParaleloRecortadores Serie Y Paralelo
Recortadores Serie Y Paralelo
 
Diseño de un codificador decimal bcd
Diseño de un codificador decimal bcdDiseño de un codificador decimal bcd
Diseño de un codificador decimal bcd
 
3.3. Configuración en Base Común
3.3. Configuración en Base Común3.3. Configuración en Base Común
3.3. Configuración en Base Común
 
mapa de karnaugh
mapa de karnaughmapa de karnaugh
mapa de karnaugh
 
Transformada z luis requena
Transformada z luis requenaTransformada z luis requena
Transformada z luis requena
 
Codificador Decimal-BCD de Diez Entradas y Cuatro Salidas.
Codificador Decimal-BCD de Diez Entradas y Cuatro Salidas.Codificador Decimal-BCD de Diez Entradas y Cuatro Salidas.
Codificador Decimal-BCD de Diez Entradas y Cuatro Salidas.
 
Codigos binarios
Codigos binariosCodigos binarios
Codigos binarios
 
Suma de dos digitos en BCD
Suma de dos digitos en BCDSuma de dos digitos en BCD
Suma de dos digitos en BCD
 
Compuertas lógicas
Compuertas lógicasCompuertas lógicas
Compuertas lógicas
 
2. compuertas lógicas y álgebra booleana
2. compuertas lógicas y álgebra booleana2. compuertas lógicas y álgebra booleana
2. compuertas lógicas y álgebra booleana
 
Sumador de 4 bits
Sumador de 4 bitsSumador de 4 bits
Sumador de 4 bits
 
Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh (ejercicios resueltos)Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh (ejercicios resueltos)
 
Sumador restador binario
Sumador restador binarioSumador restador binario
Sumador restador binario
 
Configuración de polarización fija y la auto polarización en el JFET
Configuración de polarización fija y la auto polarización en el JFETConfiguración de polarización fija y la auto polarización en el JFET
Configuración de polarización fija y la auto polarización en el JFET
 
Conversiones Delta-Estrella y Estrella-Delta (presentación).pdf
Conversiones Delta-Estrella y Estrella-Delta (presentación).pdfConversiones Delta-Estrella y Estrella-Delta (presentación).pdf
Conversiones Delta-Estrella y Estrella-Delta (presentación).pdf
 
Practica Filtro pasa bajos
Practica Filtro pasa bajosPractica Filtro pasa bajos
Practica Filtro pasa bajos
 
Mapas de karnaugh
Mapas de karnaughMapas de karnaugh
Mapas de karnaugh
 
Problemas complementarios rectificador de media onda
Problemas complementarios rectificador de media ondaProblemas complementarios rectificador de media onda
Problemas complementarios rectificador de media onda
 
Guía de Ondas Rectangular
Guía de Ondas RectangularGuía de Ondas Rectangular
Guía de Ondas Rectangular
 

Destacado

Destacado (8)

L09 sumador restador-binariode8bits
L09 sumador restador-binariode8bitsL09 sumador restador-binariode8bits
L09 sumador restador-binariode8bits
 
Aritmética Digital
Aritmética DigitalAritmética Digital
Aritmética Digital
 
Puertas logicas y sistemas combinacionales
Puertas logicas y sistemas combinacionalesPuertas logicas y sistemas combinacionales
Puertas logicas y sistemas combinacionales
 
Aritmetica binaria
Aritmetica binariaAritmetica binaria
Aritmetica binaria
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionales
 
Compuertas Lógicas
Compuertas LógicasCompuertas Lógicas
Compuertas Lógicas
 
Trabajo de circuitos 1
Trabajo de circuitos 1Trabajo de circuitos 1
Trabajo de circuitos 1
 
Problemariodigital3 bcd
Problemariodigital3 bcdProblemariodigital3 bcd
Problemariodigital3 bcd
 

Similar a Medio restador

Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales iijesuseperez
 
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaDiseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaID Z
 
Diseño de sumadores utilizando compuertas lógicas (1)
Diseño de sumadores utilizando compuertas lógicas (1)Diseño de sumadores utilizando compuertas lógicas (1)
Diseño de sumadores utilizando compuertas lógicas (1)Rene Arocutipa Centellas
 
Sumadores, codificadores, decodificadores, multiplexores, demultiplexores
Sumadores, codificadores, decodificadores, multiplexores, demultiplexoresSumadores, codificadores, decodificadores, multiplexores, demultiplexores
Sumadores, codificadores, decodificadores, multiplexores, demultiplexoresJovianny Arias
 
Electrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresElectrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresSANTIAGO PABLO ALBERTO
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionalesPaulito Caceres
 
Tema 12.2
Tema 12.2Tema 12.2
Tema 12.2AlmuPe
 
09 sd capitulo vii circuitos logicos combinacionales
09 sd capitulo vii circuitos logicos combinacionales09 sd capitulo vii circuitos logicos combinacionales
09 sd capitulo vii circuitos logicos combinacionalesErnesto Villalpando
 
3 Electrónica-digital.ppt
3 Electrónica-digital.ppt3 Electrónica-digital.ppt
3 Electrónica-digital.pptRick Hunter
 
Diseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitDiseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitYeiferxon Chacòn
 
Instituto Sudamericano ed
Instituto Sudamericano edInstituto Sudamericano ed
Instituto Sudamericano edEDWINDARIO
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionalesmayu1994
 
Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)David Ruiz
 
Sistemas Binarios y sus Operaciones
Sistemas Binarios y sus OperacionesSistemas Binarios y sus Operaciones
Sistemas Binarios y sus OperacionesLeonardo Navarro
 

Similar a Medio restador (20)

Circuitos logicos
Circuitos logicosCircuitos logicos
Circuitos logicos
 
Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales ii
 
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaDiseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
 
Diseño de sumadores utilizando compuertas lógicas (1)
Diseño de sumadores utilizando compuertas lógicas (1)Diseño de sumadores utilizando compuertas lógicas (1)
Diseño de sumadores utilizando compuertas lógicas (1)
 
Anexo 2
Anexo 2Anexo 2
Anexo 2
 
Sumadores, codificadores, decodificadores, multiplexores, demultiplexores
Sumadores, codificadores, decodificadores, multiplexores, demultiplexoresSumadores, codificadores, decodificadores, multiplexores, demultiplexores
Sumadores, codificadores, decodificadores, multiplexores, demultiplexores
 
Electrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresElectrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadores
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionales
 
Tema 12.2
Tema 12.2Tema 12.2
Tema 12.2
 
09 sd capitulo vii circuitos logicos combinacionales
09 sd capitulo vii circuitos logicos combinacionales09 sd capitulo vii circuitos logicos combinacionales
09 sd capitulo vii circuitos logicos combinacionales
 
Bloque IV: Electrónica digital
Bloque IV: Electrónica digitalBloque IV: Electrónica digital
Bloque IV: Electrónica digital
 
3 Electrónica-digital.ppt
3 Electrónica-digital.ppt3 Electrónica-digital.ppt
3 Electrónica-digital.ppt
 
Diseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitDiseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bit
 
Presentacion sistema binario
Presentacion sistema binarioPresentacion sistema binario
Presentacion sistema binario
 
Instituto Sudamericano ed
Instituto Sudamericano edInstituto Sudamericano ed
Instituto Sudamericano ed
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionales
 
DISEÑOSumador
DISEÑOSumadorDISEÑOSumador
DISEÑOSumador
 
Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)
 
Sistemas Binarios y sus Operaciones
Sistemas Binarios y sus OperacionesSistemas Binarios y sus Operaciones
Sistemas Binarios y sus Operaciones
 
Tema3 ce-combinacionales
Tema3 ce-combinacionalesTema3 ce-combinacionales
Tema3 ce-combinacionales
 

Último

9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudianteAndreaHuertas24
 
Presentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxPresentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxLolaBunny11
 
KELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesKELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesFundación YOD YOD
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfsoporteupcology
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx241521559
 
Herramientas de corte de alta velocidad.pptx
Herramientas de corte de alta velocidad.pptxHerramientas de corte de alta velocidad.pptx
Herramientas de corte de alta velocidad.pptxRogerPrieto3
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricKeyla Dolores Méndez
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...silviayucra2
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveFagnerLisboa3
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)GDGSucre
 
trabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdftrabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdfIsabellaMontaomurill
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan JosephBRAYANJOSEPHPEREZGOM
 
pruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITpruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITMaricarmen Sánchez Ruiz
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIAWilbisVega
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíassuserf18419
 

Último (15)

9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante
 
Presentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxPresentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptx
 
KELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesKELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento Protégeles
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdf
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx
 
Herramientas de corte de alta velocidad.pptx
Herramientas de corte de alta velocidad.pptxHerramientas de corte de alta velocidad.pptx
Herramientas de corte de alta velocidad.pptx
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial Uninove
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)
 
trabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdftrabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdf
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Joseph
 
pruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITpruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNIT
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnología
 

Medio restador

  • 1. MEDIO RESTADOR Karen Bibiana Aponte Mateus 066101008 Carlos Alberto Torres Merchán 066101088
  • 2. Circuitos digitales Universidad Libre 09 abril del 2011 INGENIERIA DE SISTEMAS
  • 3. CIRCUITO RESTADOR La sustracción de dos números binarios puede llevarse a cabo tomando el complemento del sustraendo y agregando al minuendo  Por este método, la operación de sustracción llega a ser una operación de división que requiere sumadores completos para su implementación en máquina.
  • 4. ES POSIBLE IMPLEMENTAR LA SUSTRACCIÓN CON CIRCUITOS LÓGICOS EN UNA FORMA DIRECTA, COMO SE HACE CON LÁPIZ Y PAPEL. . Por este método cada bit sustraendo del número se sustrae de su bit minuendo correspondiente significativo para formar un bit de diferencia. Si el bit minuendo es menor que el bit sustraendo se toma 1 de la siguiente posición significativa. El hecho que se ha tomado un 1 debe llevarse al siguiente par más alto de bit mediante una señal binaria que llega de afuera (salida) de una etapa dada y va a (entrada) la siguiente etapa más alta. En forma precisa así como hay medios sumadores y sumadores completos, hay medio restadores y restadores completos.
  • 5. MEDIO RESTADOR Un medio restador es un circuito combinacional que sustrae dos bits y produce su diferencia. También tiene la salida para especificar si se ha tomado un 1.
  • 6. Se designa el bit minuendo por x y el bit sustraendo mediante y. Para llevar a cabo x - y, tienen que verificarse las magnitudes relativas de x y y.  Si x >= y, se tienen tres posibilidades; 0 - 0 = 0, 1 - 0 = 1 y, 1 - 1 = 0. El medio restador requiere dos salidas. Una salida genera la diferencia y se denotará por el símbolo D. La segunda salida, denotada B para lo que se toma, genera la señal binaria que informa a la siguiente etapa que se ha tomado un 1. 
  • 7. La salida que toma B es un 0 en tanto que x >= y. Es un 1 para x = 0 y y = 1. La salida D es el resultado de la operación aritmética 2B + x - y. Las funciones booleanas para las dos salidas del medio restador se derivan de manera directa de la tabla de verdad: D = x'y + xy' B = x'y
  • 8. El logigrama del restador