Recomendados
Recomendados
Mais conteúdo relacionado
Destaque
Semelhante a Xilinx ISE で Digilent Atlys ボードの回路を作成する手順
Semelhante a Xilinx ISE で Digilent Atlys ボードの回路を作成する手順 (20)
Mais de Takashi Yamanoue
Mais de Takashi Yamanoue (20)
Xilinx ISE で Digilent Atlys ボードの回路を作成する手順
- 1. Xilinx ISE で Digilent Atlys ボードの 回路を作成する手順 (Full adder 回路の場合の例) 鹿児島大学情報生体工学科 計算機工学 山之上 卓 2013/10/14
- 2. 起動 • ISE Design Suite のアイコンをダブルクリックし てISE を起動
- 6. クリック
- 8. Source Type で Verilog Module を クリックして、File name に fa を入力
- 9. クリック
- 10. クリック
- 11. Design ウィンドウで fa をクリックし、fa.v の中身を 入力
- 12. fa.v を入力したら save アイコン をクリックして保存
- 13. プロセスウィンドウの Synthesize –XSTの中の Check Syntax をダブルクリック して、構文チェック
- 14. エラーがなかった場合
- 15. 回路図の確認
- 16. これをダブルクリック
- 17. これを選ぶ
- 18. 箱の中をダブルクリック
- 20. 回路のシミュレーション
- 21. Design ウィンドウでデバイスを 右クリックし、出てきた メニューでNew Source を クリックして選ぶ。
- 22. Select Source Type で Verilog Module を選び、 ファイル名(fa_tb)を 入力
- 26. Design Window の View で Simulation をク リックして選ぶと、 Process ウィンド ウに Isim Simulator の項 目が表示される。
- 33. 作成したモジュールの端子とボード上 の端子の接続 … ucf ファイル作成
- 34. Design Window で fa.vを 選択し、右クリック
- 35. メニューで Set as Top Module を選択
- 37. fa.v のアイコンが変わり、これが top module になったことを表示
- 38. fa.v を右クリックし、New Source を選択
- 39. Select Source typeで Implementation Constraints File を選択し、File name として fa を入力
- 41. Design Window で fa.ucf を 選択すると、Process window に User Constraints が表示される。
- 42. User constraints の中の Edit Constraints をダブルクリック し、Ucf ファイルエディタを開く。 右側に表示されるエディタで Ucf を入力
- 43. 入力したら保存
- 44. ボードへの書き込みデータ生成
- 45. Design Window で fa.v を選択 し、Process Windows の Generate Programming file を 右クリックし、Process properties を選択
- 46. Startup Options の Start-up Clock のところで JTAG Clock を選択
- 47. • Generate Programming File をダブルクリック
- 48. 成功すると、上のようになる。ここでパソコンと Atlys ボードをUSBケーブルで 接続し、ボードのスイッチを ON にする。ボード側のUSB 端子は、白い線で 囲まれた「PROG」の端子に接続すること。
- 51. Impact ウィンドウが開く
- 53. ここで右クリック
- 55. fa.bit を選ぶ。これは、Generate Programming file を実行して生成される。
- 56. このアイコンを 右クリック