Tesis Luna.Pdf

´
CENTRO DE INVESTIGACION Y DE ESTUDIOS AVANZADOS
´
DEL INSTITUTO POLITECNICO NACIONAL
DEPARTAMENTO DE INGENIER´ ELECTRICA
IA ´
´ DE COMPUTACION
SECCION ´

Dise˜ o de circuitos l´gicos combinatorios
n o
usando optimizaciń mediante c´ mulos de
o u
part´ıculas

Tesis que presenta

Erika Hernńdez Luna
a

Para obtener el grado de

Maestro en Ciencias

En la especialidad de

Ingenier´ Elćtrica
ıa e
Opciń Computaciń
o o

Director de Tesis: Dr. Carlos A. Coello Coello

M´xico, D.F., febrero 2004
e

Resumen
En esta tesis se propone un algoritmo para el dise˜ o y la posterior opti-
n
mizaciń de circuitos l´gicos combinatorios a nivel de compuertas usando un
o o
algoritmo de optimizaciń mediante c´ mulos de part´
o u ıculas y tres enfoques
de representaciń distintos: binaria, entera A y entera B . A pesar de que
o
existen muchos criterios para determinar cual es el diseõ de costo m´
n ınimo
de un circuito, en este trabajo se utiliza una m´trica basada en el n´ mero de
e u
compuertas necesarias para la implementaciń en hardware del circuito.
o
El algoritmo de optimizaciń mediante c´ mulos de part´
o u ıculas (Particle
Swarm Optimization PSO) es una tćnica de optimizaciń num´rica de fun-
e o e
ciones no lineales que se encuentra influenciada fuertemente por algunas otras
corrientes como vida artificial, psicolog´ social, ingenier´ y ciencias de la
ıa ıa
computaciń, que ha conseguido su ´xito gracias a que tiene un bajo costo
o e
computacional, una fćil implementaciń y un excelente desempe˜ o.
a o n
Las tćnicas evolutivas han sido sumamente utiles en el proceso de dise˜ o
e ´ n
de circuitos electrńicos debido a su poder exploratorio, pues al contar con
o
una poblaciń de soluciones potenciales permiten evaluar diversas regiones
o
del espacio de dise˜ o.
n
Tambiń se ha visto a los largo de los aõs que el dise˜ o de circuitos
e n n
mediante las metodolog´ tradicionales es un proceso complejo que requie-
ıas
re de tiempo y experiencia por parte del diseãdor humano, por lo que se
n
pretende que al utilizar tćnicas evolutivas puedan hallarse diseõs que son
e n
radicalmente diferentes que los encontrados hasta el momento por estos di-
se˜ adores.
n
El PSO ha utilizado una representaciń binaria y frecuentemente una re-
o
presentaciń real para codificar las soluciones de los problemas, sin embargo
o
en este trabajo adem´s de presentarse una versiń binaria, se hicieron los
a o
ajustes necesarios para presentar tambiń una propuesta basada en dos enfo-
e
ques distintos de una versiń entera del algoritmo de optimizaciń mediante
o o
c´ mulos de part´
u ıculas para el dise˜ o de circuitos l´gicos combinatorios a nivel
n o
de compuertas.
Los dos enfoques de la representaciń entera y el de la versiń binaria
o o
del algoritmo propuesto se validaron usando algunos ejemplos tomados de la
literatura y comparados contra otros tres enfoques: el diseõ realizado por
n
un experto humano, el dise˜ o resultante de aplicar el algoritmo gen´tico de
n e
cardinalidad N (NGA), y el dise˜ o obtenido aplicando el algoritmo gen´tico
n e
multiobjetivo (MGA).

iii

Abstract
This thesis presents an algorithm for the design and the optimization of
combinational logic circuits at gate-level using a particle swarm optimization
algorithm and three different representation approaches: binary, integer A
and integer B. Although there are many criteria to determine the minimal-
cost circuit design, in this work we used a metric based on the number of
gates necessaries for the hardware implementation of the circuit.
The Particle Swarm Optimization (PSO) algorithm is a numerical op-
timization technique for nonlinear functions that is strongly influenced by
other areas such as artificial life, social psychology and computer science.
PSO has been very successful because it has a low computacional cost, an
easy implementation and an excellent performance.
Evolutionary techniques have been very useful for designing electronic
circuits due to their exploratory power, since they operate using a population
of potential solutions which can evaluate several regions of design space at
the same time.
It has been seen along the years that designing logic circuits using tradi-
tional techniques is a complex process which requires considerable time and
whose success depends on the human designer’s experience. Because of that,
we propose the use of evoluationary techniques to find circuits which, are
often radically different from those typically found by human designers.
PSO has been used sometimes with a binary representation and more
often with a real numbers encoding. However in this thesis we present two
integer approaches besides the binary version of the particle swarm optimiza-
tion algorithm, which are intended for designing combinational logic circuits.
The binary version and the two integer approaches of the proposed algo-
rithm are validated using several examples taken from the specialized lite-
rature and are compared against human designers, the n-cardinality genetic
algorithm (NGA) and the multiobjective genetic algorithm (MGA).

v

Agradecimientos

A Gelus y a Manolo por haber guiado mis pasos para llegar hasta aqu´ y
ı
en el camino darme a probar el sabor del triunfo y ense˜ arme a no querer
n
abandonarlo nunca. A Sandy y a Isra por estar siempre conmigo y por el gran
apoyo que me han brindado incluso cuando ni siquiera sab´ que lo necesita-
ıa
ba. A mi querido Daniel porque cuando estamos juntos todo parece ser mejor.

A mis seres queridos y a todos aquellos que han influido en mi vida a lo
largo de mis a˜ os de estudio y que con sus acertadas palabras me condujeron
n
por el mejor camino.

Al Dr. Coello por sus invaluables consejos y por ser una fuente de inspi-
raciń que motiva a seguir siempre adelante.
o

A CONACyT por el apoyo otorgado a trav´s de la beca proporcionada
e
durante mi estancia en el programa de maestr´ y a trav´s del proyecto titula-
ıa e
do “Estudio y Desarrollo de Tćnicas Avanzadas de Manejo de Restricciones
e
para Algoritmos Evolutivos en el Contexto de Optimizaciń Num´rica” (Ref.
o e
32999-A), cuyo responsable es el Dr. Carlos A. Coello Coello.

vii

Contenido

1. Introducciń
o 1

2. Circuitos l´gicos combinatorios
o 5
2.1. Algebra booleana . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.1.1. Tablas de verdad . . . . . . . . . . . . . . . . . . . . . 7
2.1.2. Compuertas l´gicas . . . . . . . . . . . . . . . . .
o . . . 8
2.1.3. Postulados, leyes y teoremas del algebra booleana
´ . . . 12
2.2. Formas Estńdar . . . . . . . . . . . . . . . . . . . . . .
a . . . 14
2.2.1. Minit´rminos y maxit´rminos . . . . . . . . . . .
e e . . . 14
2.2.2. Suma de productos . . . . . . . . . . . . . . . . . . . . 17
2.2.3. Producto de sumas . . . . . . . . . . . . . . . . . . . . 17
2.3. Procedimiento de diseõ de circuitos l´gicos . . . . . . .
n o . . . 18
2.4. Planteamiento formal del problema de diseõ de circuitos
n . . . 19
2.5. Simplificaciń de circuitos l´gicos . . . . . . . . . . . . .
o o . . . 20
2.5.1. Simplificaciń algebraica . . . . . . . . . . . . . .
o . . . 21
2.5.2. Mapas de Karnaugh . . . . . . . . . . . . . . . . . . . 22
2.5.3. M´todo de Quine-McCluskey . . . . . . . . . . .
e . . . 27
2.5.4. Tćnicas evolutivas . . . . . . . . . . . . . . . . .
e . . . 31

3. Conceptos b´sicos
a 37
3.1. Optimizaciń . . . . . . . . . . . . . . . . . . . .
o . . . . . . . 37
3.1.1. Optimizaciń con y sin restricciones . . . .
o . . . . . . . 37
3.1.2. Optimizaciń global y local . . . . . . . .
o . . . . . . . 38
3.1.3. Optimizaciń estoc´stica y determin´
o a ıstica . . . . . . . 38
3.1.4. Algoritmos de optimizaciń . . . . . . . .
o . . . . . . . 39
3.2. Computaciń evolutiva . . . . . . . . . . . . . . .
o . . . . . . . 39
3.2.1. Programaciń evolutiva . . . . . . . . . . .
o . . . . . . . 40
3.2.2. Estrategias evolutivas . . . . . . . . . . . . . . . . . . . 41

ix

x Contenido

3.2.3. Algoritmos gen´ticos . . . . . . . . . . . . . . . . .
e . . 41
3.3. Algoritmo de optimizaciń mediante c´ mulos de part´
o u ıculas . . 41
3.3.1. Algoritmo de PSO binario . . . . . . . . . . . . . . . . 44
3.3.2. Algoritmo de PSO real . . . . . . . . . . . . . . . . . . 47
3.3.3. Par´metros del PSO . . . . . . . . . . . . . . . . .
a . . 48

4. Descripciń de la tćnica
o e 51
4.1. Representaciń de los circuitos l´gicos . . . . . . . . . . . . .
o o . 51
4.1.1. Representaciń interna de las celdas . . . . . . . . . .
o . 54
4.1.2. Cardinalidad . . . . . . . . . . . . . . . . . . . . . . . 55
4.2. Evaluaciń . . . . . . . . . . . . . . . . . . . . . . . . . . . .
o . 57
4.3. Obtenciń de expresiones booleanas . . . . . . . . . . . . . .
o . 58
4.4. Algoritmo de optimizaciń mediante c´ mulos de part´
o u ıculas pa-
ra el dise˜ o de circuitos l´gicos combinatorios . . . . . . . .
n o . 60
4.5. Mutaciń uniforme . . . . . . . . . . . . . . . . . . . . . . .
o . 63
4.6. Funciń de aptitud . . . . . . . . . . . . . . . . . . . . . . .
o . 64

5. Circuitos de una salida 67
5.1. Experimentos . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
5.2. Ejemplo 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
5.3. Ejemplo 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
5.4. Ejemplo 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
5.5. Ejemplo 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
5.6. Ejemplo 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
5.7. Ejemplo 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
5.8. Ejemplo 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
5.9. Ejemplo 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
5.10. Ejemplo 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

6. Circuitos de m´ltiples salidas
u 101
6.1. Ejemplo 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
6.2. Ejemplo 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
6.3. Ejemplo 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
6.4. Ejemplo 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

7. Conclusiones y trabajo futuro 117

Bibliograf´
ıa 121

Lista de tablas

2.1. Tabla de verdad para dos variables de entrada. . . . . . . . . . 7
2.2. Distintos s´ımbolos y terminolog´ para la operaciń AND. . .
ıa o 8
2.3. Tabla de verdad de la compuerta AND. . . . . . . . . . . . . . 8
2.4. Distintos s´ımbolos y terminolog´ para la operaciń OR. . . .
ıa o 9
2.5. Tabla de verdad de la compuerta OR. . . . . . . . . . . . . . . 9
2.6. Tabla de verdad de la compuerta NOT. . . . . . . . . . . . . . 10
2.7. Tabla de verdad de la compuerta XOR. . . . . . . . . . . . . . 11
2.8. Minit´rminos de tres variables. . . . . . . . . . . . . . . . . . .
e 15
2.9. Maxit´rminos de tres variables. . . . . . . . . . . . . . . . . .
e 15
2.10. Equivalencia entre una suma de minit´rminos y un producto
e
de maxit´rminos. . . . . . . . . . . . . . . . . . . . . . . . . .
e 16
2.11. Agrupaciń de t´rminos para encontrar los implicantes primos
o e
de la funciń S = (0, 1, 2, 5, 6, 7, 8, 9, 10, 14). . . . . . . . . .
o 28
2.12. Resultado de la comparaciń y combinaciń de t´rminos en
o o e
grupos adyacentes de la tabla 2.12. . . . . . . . . . . . . . . . 29
2.13. Resultado de la comparaciń y combinaciń de t´rminos en
o o e
grupos adyacentes de la tabla 2.12. . . . . . . . . . . . . . . . 29
2.14. Diagrama de implicantes primos de las tablas 2.11, 2.12 y 2.13 30
2.15. Resultado de la inclusiń de los implicantes primos esenciales
o
en la suma m´ ınima. . . . . . . . . . . . . . . . . . . . . . . . . 31

5.1. Tabla de verdad del ejemplo 1. . . . . . . . . . . . . . . . . . . 72
5.2. An´lisis comparativo de 20 corridas del ejemplo 1. . . . . . .
a . 73
5.3. Comparaciń de resultados entre el PSO, un dise˜ ador huma-
o n
no, el MGA y el NGA para el ejemplo 1. . . . . . . . . . . . . 74
a . 76
o n
no y el MGA para el ejemplo 2. . . . . . . . . . . . . . . . . . 77

xi

xii Lista de tablas

a . 79
o n
a . 82
o n
a . 85
o n
a . 88
o n
a . 91
o n
a . 94
o n
a . 97
o n

a . 103
o n
a . 106
o n

Lista de tablas xiii

a . 110
o n
a . 114
o n

Lista de figuras

2.1. Ejemplo de una expresiń booleana. . . . . . . . . . . . . . . .
o 6
2.2. Compuerta AND de dos entradas. . . . . . . . . . . . . . . . . 9
2.3. Compuerta OR de dos entradas. . . . . . . . . . . . . . . . . . 10
2.4. Compuerta NOT. . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.5. Compuerta XOR de dos entradas. . . . . . . . . . . . . . . . . 11
2.6. Ejemplo de una suma de productos. . . . . . . . . . . . . . . . 17
2.7. Diagrama de circuito de una suma de productos (SOP). . . . . 18
2.8. Ejemplo de un producto de sumas. . . . . . . . . . . . . . . . 18
2.9. Diagrama de circuito de un producto de sumas (POS). . . . . 19
2.10. Ejemplo de funciones booleanas equivalentes. . . . . . . . . . . 21
2.11. Ejemplo de un diagrama de circuito y su expresiń booleana. .
o 21
2.12. Diagrama de circuito y su expresiń booleana simplificada. . .
o 22
2.13. Mapa de Karnaugh de dos variables. (a)Forma general. (b)
Mapa de S = A B + A B = (0, 1) = (2, 4) . . . . . . . . . 23
2.14. Mapa de Karnaugh de tres variables. (a)Forma general. (b)
Mapa de S = A B C +A B C+A BC+AB C = (0, 1, 3, 4) =
(2, 5, 6, 7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.15. Mapa de Karnaugh de cuatro variables. (a)Forma general. (b)
Mapa de S = A B C +A B C+A BC+AB C = (0, 1, 3, 4) =
(2, 5, 6, 7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.16. Adyacencia de celdas en los extremos de un mapa de cuatro
variables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.17. Mapa de Karnaugh de cuatro variables con agrupamientos de
1, 2, 4 y 8 celdas. . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.18. Representaciń de matriz para el dise˜ o de circuitos l´gicos. .
o n o 33

3.1. Algoritmo general de la programaciń evolutiva. . . . . . . . . 40
o
3.2. Algoritmo general de las estrategias evolutivas. . . . . . . . . . 41
3.3. Algoritmo general de los algoritmo gen´ticos. . . . . . . . . . . 42
e

xv

xvi Lista de figuras

3.4. Modelo Gbest del PSO. . . . . . . . . . . . . . . . . . . . . . . 44
3.5. Modelo Lbest del PSO. . . . . . . . . . . . . . . . . . . . . . . 44
3.6. Versiń binaria del algoritmo de optimizaciń mediante c´mu-
o o u
los de part´ıculas. . . . . . . . . . . . . . . . . . . . . . . . . . 46
3.7. Versiń real del algoritmo de optimizaciń mediante c´ mulos
o o u
de part´ıculas. . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.8. Efecto de la eliminaciń del par´metro Vmax en el algoritmo
o a
de PSO [23]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.9. Efecto de la variaciń del par´metro φ en el algoritmo de PSO
o a
[23]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

4.1. Representaciń de matriz para el dise˜ o de circuitos l´gicos. .
o n o 52
75
4.2. Matriz de 5 × 5 con un espacio de b´squeda de 5 . . . . . . .
u 53
4.3. Distintos tipos de representaciń. . . . . . . . . . . . . . . . .
o 54
4.4. Una tercia de la matriz con representaciń entera. . . . . . . .
o 54
4.5. Una tercia de la matriz con representaciń binaria. . . . . . .
o 55
4.6. Uso de una cardinalidad de dos para la selecciń de celdas . .
o 56
4.7. Entradas a las celdas de la matriz. . . . . . . . . . . . . . . . . 57
4.8. Matriz de ejemplo para la obtenciń de la expresiń booleana.
o o 58
4.9. Arbol de derivaciń para la salida S0 de la expresiń booleana
o o
en notaciń prefija de la matriz mostrada en la figura 4.8. . . .
o 59
4.10. Derivaciń completa de la expresiń booleana para la salida
o o
S0 a partir de la matriz de la figura 4.8. . . . . . . . . . . . . . 59
4.11. Pseudoc´digo del algoritmo de optimizaciń mediante c´ mulos
o o u
de part´
ıculas. . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.12. Ejemplo del funcionamiento de la representaciń entera A y
o
entera B. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.13. Ejemplo de mutaciń uniforme sobre una representaciń entera.
o o 64
4.14. Aptitud de una soluciń no factible. . . . . . . . . . . . . . . .
o 65
4.15. Aptitud de una soluciń factible. . . . . . . . . . . . . . . . .
o 66

5.1. Archivo con formato blif. . . . . . . . . . . . . . . . . . . . . . 69
5.2. Programa en lenguaje Scheme que evalá la expresiń boolea-
u o
na obtenida del archivo blif de la figura 5.1. . . . . . . . . . . 71
5.3. Gr´fica de convergencia del ejemplo 1 de la corrida ubicada en
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
5.4. Diagrama y ecuaciń l´gica del mejor circuito encontrado para
o o
el ejemplo 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Lista de ﬁguras xvii

a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
o o
el ejemplo 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
o o
el ejemplo 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
o o
el ejemplo 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
o o
el ejemplo 5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
o o
el ejemplo 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
o o
el ejemplo 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
o o
el ejemplo 8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
o o
el ejemplo 9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
o o
el ejemplo 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

xviii Lista de ﬁguras

a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
o o
el ejemplo 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
o o
el ejemplo 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
a
la mediana. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
o o
el ejemplo 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

Cap´
ıtulo 1

Introducciń
o

La producciń de circuitos electrńicos es un proceso que demanda ca-
o o
da vez dise˜ os mejores y m´s complejos, debido a las tecnolog´ actuales
n a ıas
de fabricaciń. Sin embargo, tradicionalmente en el proceso de diseõ se han
o n
adoptado tćnicas que utilizan un conjunto de reglas y principios que adem´s
e a
de haber existido durante dćadas dependen de la habilidad del dise˜ ador y
e n
no aseguran llegar al diseõ optimo. El dise˜ o de circuitos l´gicos combi-
n ´ n o
natorios (no secuenciales) es un problema particular del diseõ de circuitos
n
electrńicos que tiene una complejidad tal que ha permanecido como un pro-
o
blema de investigaciń abierto a lo largo del tiempo.
o
El objetivo principal en el proceso de dise˜ o de circuitos l´gicos combina-
n o
torios es encontrar la expresiń que proporcione el comportamiento deseado
o
y que adem´s minimice un cierto criterio. En el caso de este trabajo de te-
a
sis el criterio a minimizarse es el costo del circuito, medido en t´rminos del
e
n´ mero necesario de compuertas para un diseõ dado. Existen muchos crite-
u n
rios para determinar cu´l es esta expresiń de costo m´
a o ınimo. Sin embargo, un
circuito l´gico es una implementaciń en hardware de una funciń booleana
o o o
y la reducciń del n´ mero de literales de cada t´rmino reduce el n´ mero de
o u e u
entradas de cada compuerta logrando con ello la reducciń del n´ mero de
o u
compuertas necesarias y por tanto la complejidad del circuito.
Las tćnicas evolutivas han sido aplicadas al diseõ de circuitos [8, 31],
e n
codificando los posibles dise˜ os en genotipos a partir de los cuales se cons-
n
truyen los circuitos o fenotipos. Estas tćnicas han resultado muy utiles en
e ´
el dise˜ o de circuitos l´gicos combinatorios debido a su poder exploratorio,
n o
pues al contar con una poblaciń de soluciones potenciales permiten eva-
o
luar diversas regiones del espacio de diseõ. El area dedicada al estudio y
n ´

1

2 Introducciń
o

aplicaciń de tćnicas evolutivas para el dise˜ o de circuitos electrńicos es
o e n o
el hardware evolutivo [39, 19, 42] el cual est´ influenciado por otras areas,
a ´
principalmente ciencias de la computaciń, biolog´ e ingenier´ electrńica.
o ıa ıa o
El hardware evolutivo puede dividirse en dos grupos principales de acuerdo
a la forma en que se dise˜ an y prueban los circuitos:
n

Evoluciń intr´
o ınseca: Es el proceso evolutivo en el cual cada fenotipo
es contru´ y probado en hardware reconfigurable1 .
ıdo

Evoluciń extr´
o ınseca: Utiliza un modelo de hardware y evalá los
u
fenotipos en software (simulaciń).
o

En este trabajo se utiliz´ la tćnica evolutiva denominada Optimizaciń
o e o
mediante c´mulos de partćulas (Particle swarm optimization - PSO) [21] que
u ı
es uno de los algoritmos de la llamada inteligencia colectiva (swarm intelli-
gence en ingl´s) [3] que se refiere a aquellas tćnicas de b´ squeda inspiradas
e e u
en el comportamiento colectivo de las colonias de insectos y de algunas otras
sociedades de animales.
El PSO tiene como idea principal simular el movimiento de un grupo
de aves que buscan comida. En esta simulaciń, el comportamiento de ca-
o
da individuo est´ afectado por un factor individual y uno social. El factor
a
individual se refiere a las decisiones que ha tomado el individuo y que han
funcionado mejor (en t´rminos de su aptitud) y que afectarń las nuevas
e a
decisiones que pueda tomar. El factor social se refiere a las decisiones que
han tomado el resto de los individuos de la poblaciń (dentro de un cierto
o
vecindario) que han funcionado mejor y que afectarń las nuevas decisiones
a
tomadas por los individuos en el vecindario. Cada individuo o part´ ıcula con-
tiene su posiciń actual en el espacio de b´ squeda, su velocidad actual y la
o u
mejor posiciń encontrada por el individuo hasta este punto de la b´squeda
o u
(el factor individual) [23].
Este trabajo de tesis se encuentra dentro del ambito de la evoluciń ex-
´ o
tr´
ınseca del hardware evolutivo al dise˜ ar circuitos l´gicos combinatorios a
n o
nivel de compuertas (s´lo utilizando las funciones AND, OR, NOT y XOR)
o
mediante la tćnica evolutiva de PSO.
e
En el cap´ ıtulo 2 se da una introducciń a la teor´ de circuitos l´gicos
o ıa o
combinatorios y el proceso de dise˜ o. Tambiń se describen algunas de las
n e
1
Sistemas cuyo hardware puede modificarse de manera que se adapte a nuevas condi-
ciones del mismo o a distintas aplicaciones.

Introducciń
o 3

distintas tćnicas tradicionalmente usadas para el dise˜ o de circuitos l´gicos
e n o
como los mapas de Karnaugh y el m´todo de Quine-McCluskey, adem´s de
e a
algunos otros enfoques evolutivos como el algoritmo gen´tico de cardinalidad
e
N y el algoritmo gen´tico multiobjetivo.
e
En el cap´ ıtulo 3 se presenta un panorama de lo que son los problemas de
optimizaciń en ingenier´ y su importancia. Despu´s se da un breve repaso
o ıa e
de lo que es la computaciń evolutiva, los t´rminos m´s importantes y sus
o e a
principales paradigmas para despu´s dar una descripciń del algoritmo de
e o
optimizaciń mediante c´ mulos de part´
o u ıculas.
En el cap´ıtulo 4 se describe la tćnica propuesta para resolver el diseõ de
e n
circuitos l´gicos combinatorios detallando cada uno de los elementos que la
o
componen como la representaciń, la evaluaciń y obtenciń de expresiones
o o o
booleanas, el algoritmo utilizado y la funciń de aptitud.
o
En el cap´ ıtulo 5 se muestran los resultados obtenidos por la tćnica pro-
e
puesta a trav´s de una serie de experimentos realizados con circuitos l´gicos
e o
combinatorios de una sola salida. Se presentan las tablas de verdad de los cir-
cuitos de los experimentos, tablas comparativas de las tres representaciones
(binaria, entera A y entera B) donde se eval´ a tambiń el desempe˜ o contra
u e n
otras tćnicas evolutivas adem´s de los diagramas l´gicos y las expresiones
e a o
booleanas en notaciń prefija de los mejores circuitos encontrados.
o
En el cap´ ıtulo 6 se discuten los resultados obtenidos por la tćnica para
e
experimentos con circuitos de m´ ltiples salidas. La estructura de este cap´
u ıtulo
es similar a la del cap´ ıtulo 5 ya que se presentan tambiń las tablas de
e
verdad de los circuitos que se estń probando, las tablas comparativas y los
a
diagramas l´gicos con la expresiń booleana correspondiente de los mejores
o o
circuitos encontrados.
Por ultimo, en el cap´
´ ıtulo 7 se dan las conclusiones acerca de los resultados
obtenidos as´ como algunas ideas para realizar algunos trabajos posteriores
ı
y que pudieran mejorar el desempeõ del algoritmo presentado.
n

Cap´
ıtulo 2

Circuitos l´gicos combinatorios
o

Un sistema digital es una combinaciń de dispositivos diseãda para ma-
o n
nipular variables que solamente tomen valores discretos. Un circuito l´gico
o
combinatorio es un sistema digital que opera en modo binario, es decir que
los valores que pueden existir s´lo son el 1 y el 0, adem´s de que en cual-
o a
quier instante de tiempo la salida depende unicamente de los niveles l´gicos
´ o
presentes a la entrada.

En 1854, George Boole publica su libro titulado “Las leyes del pensa-
miento” en el que aproxim´ la l´gica en una nueva direcciń reducińdola
o o o e
a una algebra simple llamada desde entonces algebra booleana. Sin embargo
´
fue hasta 1937 que Claude Shannon de los Laboratorios Bell llev´ a cabo el
o
enlace entre la l´gica y la electrńica [37, 11]. Shannon demostr´ c´mo las
o o o o
operaciones booleanas elementales se pod´ representar mediante circuitos
ıan
conmutados elćtricos, y c´mo la combinaciń de circuitos pod´ representar
e o o ıa
operaciones aritm´ticas y l´gicas complejas. Posteriormente formaliz´ toda
e o o
la estructura matem´tica para que los ingenieros pudieran aplicar la teorá a
a ı
la prćtica.
a

B´sicamente, el algebra booleana consiste en un m´todo para resolver
a ´ e
problemas de l´gica y que recurre s´lo a los valores binarios 0 y 1 y a tres
o o
operaciones b´sicas: AND, OR y NOT. Como ya se mencion´, los circuitos
a o
l´gicos combinatorios tienen la caracter´
o ıstica de ser binarios por lo que es
posible utilizar esta algebra como herramienta para su an´lisis y dise˜ o.
´ a n

5

6 1. Circuitos l´gicos combinatorios
o

2.1. Algebra booleana
El ´lgebra booleana trata principalmente con constantes, variables y ope-
a
raciones l´gicas y su principal diferencia con respecto al ´lgebra tradicional
o a
es que en este caso se utilizan variables y constantes binarias, es decir que
s´lo pueden tomar el valor de 0 o de 1. Estos dos valores con frecuencia re-
o
presentan el nivel de voltaje presente en un determinado lugar del circuito, es
decir que no representan n´ meros sino el estado de una variable de voltaje,
u
mejor conocido como nivel l´gico. Debido a que s´lo existen dos valores, el
o o
a
´lgebra booleana es m´s fćil de manejar que el ´lgebra ordinaria ya que no
a a a
se tiene que lidiar con n´ meros decimales, n´ meros negativos, logaritmos,
u u
n´ meros imaginarios, etc., de hecho s´lo cuenta con tres operaciones l´gicas
u o o
b´sicas:
a

1. Adiciń l´gica: Tambiń conocida como operaciń OR. El s´
o o e o ımbolo m´s
a
com´ n para esta operaciń es el (+). La salida ser´ 1 si alguna de las
u o a
variables es igual a 1.

2. Multiplicaciń l´gica: Se le conoce tambiń como operaciń AND. El
o o e o
s´
ımbolo de esta operaciń es el (·). La salida ser´ 1 s´lo cuando ambas
o a o
variables sean iguales a 1.

3. Complemento: Conocida como operaciń de inversiń o NOT. Su s´
o o ımbo-
lo es el ( ). Como su nombre lo indica, la salida siempre ser´ la inversa
a
del valor de la variable de entrada, es decir que si a la entrada existe
un valor 1, a la salida se tendr´ el valor 0.
a

En el ´lgebra booleana existen funciones booleanas (ver figura 2.1) que
a
expresan la relaciń l´gica entre las variables binarias y constan de una expre-
o o
siń algebraica formada por variables binarias, constantes 0 o 1 y los s´mbolos
o ı
de operaciń l´gica. Estas expresiones son muy utiles para la manipulaciń
o o ´ o
de variables l´gicas y para expresar el funcionamiento de un circuito digital
o
para determinados valores de entrada [40].

f = AB + BC

Figura 2.1: Ejemplo de una expresiń booleana.
o

Algebra booleana 7

Expl´
ıcitamente, el ´lgebra booleana b(A) de un conjunto A es el conjunto
a
de subconjuntos de A que pueden ser obtenidos mediante la aplicaciń de un
o
n´ mero finito de operaciones del conjunto union (OR), intersecciń (AND)
u o
y complemento (NOT) y en donde cada uno de los elementos de b(A) es una
funciń booleana. El algebra booleana tambiń forma una lattice ya que un
o ´ e
a
´lgebra L es llamada una lattice cuando L es un conjunto no vac´ y adem´s
ıo a
existen dos operaciones binarias sobre L, ∨ y ∧ tales que son idempotentes,
conmutativas y asociativas adem´s de satisfacer las leyes de absorciń (las
a o
cuales se explicarń en la secciń 2.1.3).
a o

2.1.1. Tablas de verdad
Una tabla de verdad o de combinaciones (ver tabla 2.1) es un m´todoe
gr´fico para representar todos los posibles valores de las variables y mos-
a
trar los resultados de la operaciń deseada. Es decir, que en estas tablas se
o
muestra la forma en que la salida del circuito se comportar´ con las diversas
a
combinaciones de los niveles l´gicos a la entrada [40, 11].
o

A B S
0 0 1
0 1 0
1 0 0
1 1 0

Tabla 2.1: Tabla de verdad para dos variables de entrada.

El tama˜ o de la tabla depende directamente del n´ mero de variables de
n u
entrada al circuito. Si por ejemplo se tienen dos valores de entrada, existen
entonces cuatro posibles combinaciones como puede verse en la tabla 2.1. La
relaciń existente entre variables y combinaciones puede expresarse mediante
o
la ecuaciń 2.1.
o

´
N umero de combinaciones = 2N umero de variables booleanas
´ (2.1)

Debido a sus caracter´ ısticas, las tablas de verdad son utiles para repre-
´
sentar el dise˜ o de un circuito l´gico.
n o

o

2.1.2. Compuertas l´gicas
o
Las compuertas l´gicas son circuitos electrńicos que implementan en
o o
hardware operaciones l´gicas del algebra booleana y que operan con una
o ´
o m´s se˜ ales de entrada para generar una se˜ al de salida [27]. Cualquier
a n n
circuito l´gico, por muy complejo que sea, puede ser realizado con las tres
o
compuertas b´sicas AND, OR y NOT. Sin embargo, existen algunas confi-
a
guraciones que se presentan muy frecuentemente y a las que, por ende, se les
ha asignado un nombre y s´ ımbolo propio.

Compuerta AND

La compuerta AND implementa la multiplicaciń l´gica, la cual puede
o o
ser representada mediante diferentes s´
ımbolos y terminolog´ como puede
ıas
verse en la tabla 2.2.

Nombre S´
ımbolo
AND
Multiplicaciń booleana
o ·
Intersecciń
o ∩
Conjunciń
o ∧

Tabla 2.2: Distintos s´
ımbolos y terminolog´ para la operaciń AND.
ıa o

A B S = AB
0 0 0
0 1 0
1 0 0
1 1 1

Tabla 2.3: Tabla de verdad de la compuerta AND.

En la tabla 2.3 se muestra la tabla de verdad de la operaciń AND de
o
dos variables de entrada y como puede verse, la operaciń AND proporciona
o
un valor de 1 cuando la variable A y la variable B toman un valor de 1 y es
0 en cualquier otro caso.

Algebra booleana 9

Se puede decir entonces que la operaciń AND es exactamente igual que
o
hacer una multiplicaciń ordinaria, en donde el resultado ser´ 0 siempre que
o a
alguna de las variables que se multiplica tome este valor. Es decir que la com-
puerta AND tendr´ un valor de 1 a la salida s´lo cuando todas las variables
a o
de entrada sean igual a 1. El s´ımbolo para representar una compuerta AND
en el diagrama de un circuito l´gico y la expresion booleana a su salida se
o
muestra en la figura 2.2.

A
S = AB
B

Figura 2.2: Compuerta AND de dos entradas.

Compuerta OR

La compuerta OR implementa la operaciń de adiciń l´gica y al igual
o o o
que la compuerta AND existen diversos t´rminos y s´
e ımbolos para representar
a esta funciń, como muestra la tabla 2.4.
o

Nombre S´
ımbolo
OR +
Adiciń booleana
o +
Uniń
o ∪
Disyunciń
o ∨

Tabla 2.4: Distintos s´
ımbolos y terminolog´ para la operaciń OR.
ıa o

A B S=A+B
0 0 0
0 1 1
1 0 1
1 1 1

Tabla 2.5: Tabla de verdad de la compuerta OR.

o

La tabla de verdad de la operaciń OR se muestra en la tabla 2.5. Como
o
puede observarse, para esta funciń la salida ser´ 1 siempre que alguna de
o a
las variables de entrada tome el valor de 1. En cualquier otro caso el valor
de salida ser´ 0. Dicho de otra forma, la salida de la compuerta OR ser´ 0
a a
s´lo cuando todas las variables de entrada sean 0. La figura 2.3 muestra la
o
representaciń de la compuerta OR en un diagrama de un circuito l´gico y
o o
la expresiń booleana a su salida.
o

A
S = A+B
B

Figura 2.3: Compuerta OR de dos entradas.

Compuerta NOT

La compuerta NOT es mejor conocida como inversor e implementa la
operaciń de complemento como muestra la tabla 2.6.
o

A S = A’
0 1
1 0

Tabla 2.6: Tabla de verdad de la compuerta NOT.

La tabla de verdad de la compuerta NOT muestra que en esta operaciń o
s´lo se tiene una variable de entrada, la cual tendr´ como salida el nivel l´gi-
o a o
co contrario al nivel l´gico de entrada, es decir que si a la entrada se tiene
o
el valor de 1, a la salida se tendr´ un 0 y viceversa. La figura 2.4 muestra la
a
representaciń de la compuerta NOT en un diagrama de un circuito l´gico y
o o
la expresiń booleana a su salida.
o

A S = A’

Figura 2.4: Compuerta NOT.

Algebra booleana 11

Compuerta XOR

La compuerta XOR tambiń es conocida como compuerta OR-exclusiva
e
y no implementa una operaciń b´sica del algebra booleana. A pesar de eso
o a ´
se presenta frecuentemente en los sistemas digitales y por ello es util en el
´
dise˜ o e implementaciń de circuitos l´gicos. La tabla 2.7 muestra la tabla
n o o
de verdad de la compuerta XOR.

A B S = A⊕B
0 0 0
0 1 1
1 0 1
1 1 0

Tabla 2.7: Tabla de verdad de la compuerta XOR.

Se puede ver en la tabla de verdad de la compuerta XOR que esta ope-
raciń detecta cuando las variables de entrada tiene valores diferentes, ya
o
que cuando los niveles l´gicos de las entradas son opuestos se tiene un 1 a la
o
salida, mientras que cuando los dos niveles l´gicos son iguales, se tiene un 0.
o
En la ecuaciń 2.2 se muestra la funciń booleana de la compuerta XOR en
o o
t´rminos de las operaciones b´sicas del algebra booleana.
e a ´

S = A B + AB = A ⊕ B (2.2)

Debido a que la configuraciń de compuertas de la ecuaciń 2.2 se pre-
o o
senta muy a menudo se le ha asignado una representaciń espec´
o ıfica para los
diagramas de circuitos adem´s de un s´
a ımbolo particular, los cuales se mues-
tra en la figura 2.5.

A
S=A B
B

Figura 2.5: Compuerta XOR de dos entradas.

o

2.1.3. Postulados, leyes y teoremas del ´lgebra boolea-
a
na
Los postulados, leyes y teoremas booleanos sirven para poder simplificar
las expresiones booleanas que representan un circuito l´gico y en consecuen-
o
cia requerir un menor n´ mero de compuertas para su implementaciń.
u o

Postulados

Los postulados describen el comportamiento de las operaciones b´sicas
a
del ´lgebra booleana [11].
a

1. a) 0 · 0 = 0
b) 1 + 1 = 1

2. a) 1 · 1 = 1
b) 0 + 0 = 0

3. a) 1 · 0 = 0 · 1 = 0
b) 0 + 1 = 1 + 0 = 1

4. a) 0 = 1
b) 1 = 0

Leyes

Las tres leyes b´sicas del algebra booleana [11] se presentan a continua-
a
ciń:
o

1. Ley Conmutativa : Esta ley establece que no importa el orden en que se
eval´ en las operaciones AND y OR de dos variables ya que el resultado
u
es el mismo.

a) A · B = B · A
b) A + B = B + A

2. Ley Asociativa : Establece que las variables de una operaciń AND o
o
de una operaciń OR pueden ser agrupadas en cualquier forma.
o

Algebra booleana 13

a) A · (B · C) = (A · B) · C
b) A + (B + C) = (A + B) + C

3. Ley Distributiva : Se establece que una expresiń puede desarrollarse
o
multiplicando t´rmino a t´rmino como en el ´lgebra ordinaria as´ como
e e a ı
llevar a cabo la factorizaciń de t´rminos.
o e

a) A · B + A · C = A · (B + C)
b) (A + B) · (A + C) = A + B · C

Teoremas

Existen diversos teoremas que resultan de la aplicaciń de los postulados
o
y de las leyes mencionadas [11], sin embargo s´lo se mostrarń los m´s utiles.
o a a ´

1. Teorema de identidad

a) A + 0 = A
b) A · 1 = A

2. Teorema del elemento nulo

a) A + 1 = 1
b) A · 0 = 0

3. Teorema del complemento

a) A + A = 1
b) A · A = 0

4. Teorema de idempotencia

a) A + A = A
b) A · A = A

5. Teorema de absorciń
o

a) A · (A + B) = A
b) A + A · B = A

o

6. Teorema de involuciń
o

a) A = A

7. Teorema de DeMorgan

a) (A + B + C + · · ·) = A · B · C · · · ·
b) (A · B · C · · · ·) = A + B + C + · · ·

2.2. Formas Estńdar
a
Para poder aplicar las tćnicas de reducciń comunes es necesario que las
e o
expresiones booleanas se encuentren en su forma estńdar ya que facilitan los
a
procedimiento de simplificaciń [11]. Existen diversas maneras de represen-
o
tar una funciń booleana algebraicamente pero pocas de ellas se consideran
o
estńdar. Las formas estńdar tienen t´rminos de suma y t´rminos de pro-
a a e e
ducto que no implican operaciones aritm´ticas del ´lgebra booleana sino las
e a
operaciones l´gicas AND y OR respectivamente [27]. Un ejemplo de t´rmino
o e
de suma puede ser A + B + C que consiste en una operaciń OR entre lite-
o
rales. An´logamente un ejemplo de t´rmino producto es A BC que consiste
a e
en una operaciń AND entre literales.
o

2.2.1. Minit´rminos y maxit´rminos
e e
Un t´rmino producto en el que aparecen todas las variables s´lo una
e o
vez de forma complementada o no se llama minit´rmino. Una variable se
e
encuentra complementada cuando su valor es 0. Cada minit´rmino tiene la
e
caracter´
ıstica de que tiene un valor de 1 para la combinaciń de variables y
o
un valor de 0 para todas las dem´s. El s´
a ımbolo utilizado para designar un
minit´rmino es mj donde j denota el equivalente decimal de la combinaciń
e o
binaria. En la tabla 2.8 se muestran los minit´rminos para tres variables y
e
su s´
ımbolo.
Por su parte, un maxit´rmino es un t´rmino de suma que contiene a
e e
todas las variables de forma complementada o no, adem´s de tener un valor
a
de 0 para la combinaciń dada y un valor de 1 para todas las dem´s. Una
o a
variable se encuentra complementada cuando su valor es 1. Los maxit´rminos
e
se denotan con el s´ımbolo Mj donde al igual que los minit´rminos la j es el
e

Formas Estńdar
a 15

A B C Minit´rmino
e S´
ımbolo
0 0 0 ABC m0
0 0 1 ABC m1
0 1 0 A BC m2
0 1 1 A BC m3
1 0 0 AB C m4
1 0 1 AB C m5
1 1 0 ABC m6
1 1 1 ABC m7

Tabla 2.8: Minit´rminos de tres variables.
e

equivalente decimal de la combinaciń binaria. En la tabla 2.9 se muestran
o
los maxit´rminos para tres variables y su s´
e ımbolo correspondiente.

A B C Maxit´rmino
e S´
ımbolo
0 0 0 A+B+C M0
0 0 1 A+B+C M1
0 1 0 A+B +C M2
0 1 1 A+B +C M3
1 0 0 A +B+C M4
1 0 1 A +B+C M5
1 1 0 A +B +C M6
1 1 1 A +B +C M7

Tabla 2.9: Maxit´rminos de tres variables.
e

En las tablas 2.8 y 2.9 puede apreciarse que los minit´rminos y los ma-
e
xit´rminos tienen la caracter´
e ıstica de que representan a una sola de las com-
binaciones de entrada por lo que se puede afirmar que existen tantos mi-
nit´rminos o maxit´rminos como combinaciones de los valores de las varia-
e e
bles de entrada, adem´s de que un minit´rmino y el maxit´rmino con el
a e e
mismo sub´ ındice son complementarios, es decir que mj = Mj lo cual puede
ser fćilmente verificado con las leyes de DeMorgan.
a
Como se mencion´ anteriormente, una tabla de verdad representa el com-
o
portamiento del circuito debido a un determinado nivel l´gico de las variables
o
de entrada. A partir de una tabla de verdad se puede obtener una expresiń o

o

algebraica de la funciń booleana que est´ representando. Para poder obtener
o a
dicha expresiń se tiene que hacer la suma l´gica de los t´rminos de producto
o o e
para los que la funciń tome el valor de 1, que es lo mismo que llevar a cabo
o
la suma de los minit´rminos que producen un valor de 1 es decir una suma
e
de minit´rminos [27].
e
De manera an´loga se puede obtener un producto de maxit´rminos como
a e
expresiń algebraica de la funciń booleana, que resulta de tomar el pro-
o o
ducto de los maxit´rminos que a su salida tengan el valor de 0. La suma
e
de minit´rminos y el producto de maxit´rminos describen la misma funciń
e e o
booleana, como puede verse en la tabla 2.10.

A B C S
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
7
S = A B C + A BC + AB C + ABC = j=0 mj

7
S = (A + B + C)(A + B + C)(A + B + C)(A + B + C) = j=0 Mj

Tabla 2.10: Equivalencia entre una suma de minit´rminos y un producto de
e
maxit´rminos.
e

En el dise˜ o de circuitos, el producto de maxit´rminos no es de uso fre-
n e
cuente ya que siempre puede ser sustituido por una suma de minit´rminos.
e
A continuaciń se resumirń algunas de las caracter´
o a ısticas m´s sobresalientes
a
de los minit´rminos.
e

1. Existen una cantidad de minit´rminos igual al n´mero de combinacio-
e u
nes de las variables de entrada, es decir que existen 2n minit´rminos
e
donde n es el n´ mero de variables.
u

2. Una expresiń booleana puede derivarse directamente de la tabla de
o

Formas Estńdar
a 17

verdad como la suma l´gica de minit´rminos que tengan como salida
o e
un valor de 1.

3. El complemento f de una funciń f es igual a la suma de los minit´rmi-
o e
nos no incluidos en f .

4. Si una funciń contiene a los 2n minit´rminos, su valor siempre ser´ igual
o e a
a 1.

2.2.2. Suma de productos
La suma de minit´rminos es una expresiń algebraica que contiene la
e o
cantidad m´xima de literales en cada t´rmino lo que a menudo conlleva
a e
a que tenga m´s t´rminos producto de los necesarios. En la simplificaciń
a e o
de circuitos l´gicos se tiene como objetivo reducir la cantidad de t´rminos
o e
producto y de literales en los t´rminos, obteniendo as´ una expresiń reducida
e ı o
equivalente en forma de suma de productos (SOP - sum of products) [11].
En la figura 2.6 se muestra un ejemplo de SOP.

S = AC + B C + A B

Figura 2.6: Ejemplo de una suma de productos.

El diagrama de circuito de una suma de productos consiste en un conjunto
de compuertas AND seguido de una sola compuerta OR (figura 2.7), donde
cada t´rmino producto necesita una compuerta AND y la suma l´gica se
e o
forma con una compuerta OR que tiene como entrada las salidas de todas
las compuertas AND. Este esquema de compuertas AND seguidas de una
compuerta OR se conoce como implementaciń en dos niveles.
o

2.2.3. Producto de sumas
El producto de sumas (POS - product of sums) es una forma estńdara
de expresiń algebraica de funciones booleanas y se obtiene formando un
o
producto l´gico de t´rminos de suma [11]. Un ejemplo de un POS se muestra
o e
en la figura 2.8. La estructura de compuertas de un POS consiste de un grupo
de compuertas OR seguidas de una compuerta AND que da como resultado
una implementaciń en dos niveles (figura 2.9).
o

o

A
C’

B’
C

A’
B

Figura 2.7: Diagrama de circuito de una suma de productos (SOP).

S = (A + C )(B + C)(A + B)

Figura 2.8: Ejemplo de un producto de sumas.

2.3. Procedimiento de diseõ de circuitos l´gi-
n o
cos
El proceso de dise˜ o de un circuito l´gico comienza con la especificaciń
n o o
del problema a resolver y termina con un diagrama de circuito o una expresiń
o
booleana que lo represente [44]. De forma general se pueden enumerar los
siguientes pasos en el proceso de dise˜ o de un circuito l´gico:
n o

1. Determinar, a partir del enunciado del problema, la cantidad de entra-
das y de salidas necesarias.

2. Una vez determinadas las entradas y salidas se construye la tabla de
verdad que ejemplifique el comportamiento deseado del circuito para
todas las combinaciones posibles y establecer as´ la relaciń entre en-
ı o
tradas y salidas.

3. A partir de la tabla de verdad se construye la expresiń booleana que
o
ser´ simplificada posteriormente para tener as´ una funciń de salida en
a ı o
t´rminos de las entradas. La simplificaciń es un paso muy importante
e o
en el dise˜ o de circuitos ya que permite generar expresiones booleanas
n
equivalentes y m´s sencillas.
a

4. Con las expresiones booleanas se traza el diagrama de circuitos l´gicos
o
que ayudar´ para su implementaciń en hardware.
a o

Planteamiento formal del problema de diseõ de circuitos
n 19

A
C’

B’
C

A’
B

Figura 2.9: Diagrama de circuito de un producto de sumas (POS).

5. Por ultimo, se lleva a cabo la verificaciń del comportamiento del cir-
´ o
cuito.

Un dise˜ o prćtico debe considerar algunas restricciones como la canti-
n a
dad de compuertas, cantidad de entradas y de interconexiones, as´ como las
ı
limitaciones f´
ısicas de los circuitos integrados. En la mayor´ de los casos, la
ıa
simplificaciń de las expresiones booleanas busca satisfacer un solo objetivo
o
y luego se intenta cumplir con nuevos criterios de desempeõ.n

2.4. Planteamiento formal del problema de
dise˜ o de circuitos
n
Formalmente podemos decir que el espacio booleano unidimensional B
esta definido por el conjunto {0, 1}. Una variable booleana x puede tomar
cualquier valor de este conjunto. Todos los vectores booleanos con n compo-
nentes forman el espacio booleano n-dimensional Bn .

Bn = {X/X = (x1 , x2 , . . . , xn ), xi ∈ B, ∀i = 1, . . . , n}

Sea X = (x1 , x2 , . . . , xn ) un conjunto de n variables booleanas. El mapeo
unico de Bn a B es una funciń booleana f (X).
´ o

Sea C = {OR, AND, NOT, XOR} un conjunto de compuertas l´gicas boo-
o
leanas con dos variables de entrada y sea EB(C) el conjunto de expresiones
booleanas sobre C, por ejemplo:

o

eb1 : y AND z
eb2 : w XOR (y OR z)

donde w, y y z son variables booleanas. Sea x ∈ EB(C) y definimos |x| como
el n´ mero de compuertas de x, por ejemplo:
u

x1 : (NOT y) AND (w OR z); |x1 | = 3 (NOT, AND, OR)
x2 : y XOR (NOT w); |x2 | = 2 (XOR, NOT )

Sea f (X) una funciń booleana y F ⊂ EB(C) tal que ∀x ∈ F , x = f (X).
o
Nuestro problema es encontrar x∗ ∈ F tal que |x∗ | = min |x|, ∀x ∈ F .

2.5. Simplificaciń de circuitos l´gicos
o o
El objetivo principal de la simplificaciń de circuitos l´gicos es normal-
o o
mente la minimizaciń de la cantidad de hardware necesario para construir
o
un sistema en particular, ya que a menor hardware se tendr´ un menor costo
a
final.
Por otro lado, la complejidad de un circuito l´gico est´ relacionada direc-
o a
tamente con la expresiń booleana a partir de la cual se implement´. Esta
o o
expresiń puede ser reducida para que contenga menos t´rminos y que a su
o e
vez cada uno de ´stos contenga menos literales. La nueva expresiń puede
e o
entonces ser utilizada para implementar un nuevo circuito equivalente al ori-
ginal, es decir que genere la misma salida y por tanto la misma tabla de
verdad pero mediante una funciń booleana distinta con un menor n´mero
o u
de compuertas y conexiones.
La forma m´s simple de t´rminos de suma de productos es una funciń
a e o
llamada suma mńima que representar´ la suma con menor n´mero de t´rmi-
ı a u e
nos. Si existe m´s de una suma de productos que contenga el m´
a ınimo n´ mero
u
de t´rminos, la suma m´
e ınima ser´ aquella que contenga el menor n´mero de
a u
literales. Por ejemplo, las funciones de la figura 2.10 son equivalentes, pero la
tercera de ellas es la suma m´ ınima ya que contiene cuatro literales mientras
que las otras dos tienen cinco literales cada una. Esto da como consecuen-
cia una implementaciń en dos niveles con un diagrama de circuito con la
o

Simplificaciń de circuitos l´gicos
o o 21

menor cantidad de compuertas y con la menor cantidad de entradas a las
compuertas.

S = BC + ABC
S = A BC + AB
S = BC + AB

Figura 2.10: Ejemplo de funciones booleanas equivalentes.

2.5.1. Simplificaciń algebraica
o
Las expresiones booleanas pueden simplificarse mediante manipulaciones
algebraicas. Sin embargo, como se ver´ a continuaciń, el procedimiento re-
a o
sulta complicado pues al carecer de reglas espec´
ıficas para predecir los pasos
sucesivos se requiere de una gran experiencia por parte del diseãdor para
n
poder aplicar los postulados y teoremas del algebra booleana de manera que
´
las expresiones puedan ser minimizadas.

A

B S

C

S = A’BC + A’BC’ + AC

Figura 2.11: Ejemplo de un diagrama de circuito y su expresiń booleana.
o

Otra desventaja de la simplificaciń algebraica es que despu´s de llevar a
o e
cabo toda la manipulaciń algebraica no se puede saber cuńdo se ha llegado
o a
a la expresiń m´s sencilla. En la figura 2.11 se muestra el diagrama de
o a
circuito y la funciń booleana sin simplificar obtenida como resultado del
o

o

proceso de dise˜ o para resolver alg´ n problema. Si a la expresiń booleana
n u o
de la figura 2.11 se le aplican los postulados y teoremas del algebra booleana
´
podr´ obtenerse una expresiń simplificada. En la figura 2.12 se muestra
ıa o
el resultado obtenido de la manipulaciń algebraica llevada a cabo para la
o
reducciń as´ como el diagrama de circuito donde puede apreciarse que la
o ı
cantidad de compuertas necesarias para la implementaciń es menor que las
o
necesitadas por el circuito original.

2.5.2. Mapas de Karnaugh
El mapa de Karnaugh es un m´todo gr´fico [18, 28] utilizado para simpli-
e a
ficar una ecuaciń l´gica o para convertir una tabla de verdad a su circuito
o o
l´gico correspondiente mediante un proceso simple y ordenado. Como una
o
tabla de verdad, el mapa de Karnaugh especifica el valor de la funciń de
o
salida para cada combinaciń de valores de las variables independientes de
o
entrada. El mapa ofrece tambiń un diagrama visual de las distintas maneras
e
en que puede expresarse una funciń booleana en forma estńdar.
o a

A
B
S

C

S = A’BC + A’BC’ + AC
S = A’B(C+C’) + AC
S = A’B(1) + AC
S = A’B + AC

Figura 2.12: Diagrama de circuito y su expresiń booleana simplificada.
o

El resultado producido por el mapa siempre est´ en forma de suma de
a
productos o de producto de sumas. Es decir, que se permite la simplificaciń
o
de implementaciones en dos niveles pero el m´todo no puede ser aplicado
e
directamente a implementaciones m´s sencillas de los casos generales de un
a
mayor n´ mero de niveles.
u

o o 23

Mapas de dos, tres y cuatro variables

En la figura 2.13 se muestra un mapa de una funciń de dos variables que
o
es un cuadrado de cuatro celdas (una celda para cada minit´rmino).
e

A A
B 0 1 B 0 1
0 F0 F2 0 1 0

1 F1 F3 1 1 0

(a) (b)

Figura 2.13: Mapa de Karnaugh de dos variables. (a)Forma general. (b) Mapa
de S = A B + A B = (0, 1) = (2, 4)

Para llenar el valor de cada celda se buscan sus coordenadas como valores
de entrada en la tabla de verdad y se coloca un 1 en aquellas celdas cuyo
valor en la salida sea 1 y 0 en las restantes [28]. Por ejemplo, en los mapas
de la figura 2.13 se puede observar que las celdas F0 y F1 contienen un 1
mientras que F2 y F4 contienen un 0, ya que la funciń booleana de salida es
o
S = A B + A B es decir que las coordenadas 00 y 01 del mapa de Karnaugh
tendrń el valor 1 mientras que las coordenadas 10 y 11 tendrń el valor 0.
a a
Es importante recalcar que la designaciń decimal de cada celda es igual
o
al equivalente decimal del n´ mero binario formado por sus coordenadas. Los
u
mapas para las funciones de tres y cuatro variables son extensiones directas
del mapa de dos variables. El mapa de tres variables se muestra en la figura
2.14 con 23 = 8 celdas y el mapa de cuatro variables se muestra en la figura
2.15 con 24 = 16 celdas.
Cada 1 en el mapa corresponde a un minit´rmino de la funciń de salida y
e o
pueden leerse directamente de aqu´ tal como se hace en las tablas de verdad.
ı,
Los minit´rminos en cuadros adyacentes en el mapa pueden ser combinados
e
debido a que s´lo difieren en una sola variable.
o

o

AB AB
01 11 10 01 11 10
C 00 C 00
0 F0 F2 F6 F4 0 1 0 0 1

1 F1 F3 F7 F5 1 1 1 0 0

(a) (b)

Figura 2.14: Mapa de Karnaugh de tres variables. (a)Forma general. (b) Mapa
de S = A B C + A B C + A BC + AB C = (0, 1, 3, 4) = (2, 5, 6, 7)

Implicantes primos

Los cuadrados adyacentes de los mapas de Karnaugh pueden combinarse
debido al teorema del algebra booleana que establece que AB + AB = A.
´
Es decir, que los t´rminos producto puden ser combinados o simpilifcados
e
cuando los n´ meros binarios difieren en un solo bit [28].
u
La expresion ABCD + ABCD = ABC tiene dos productos de cuatro
variables con los n´ meros binarios 1111 y 1110 los cuales difieren solamente
u
en el bit de menor orden por lo que pueden ser combinados. Sin embargo, los
productos ABCD y A BCD no pueden ser combinados porque sus n´ meros u
binarios correspondientes son 1111 y 0110 que difieren en las posiciones de
mayor y menor orden. Dos productos s´lo pueden ser combinados si sus pun-
o
tos correspondientes en un cubo de dimensiń n de un mapa se encuentran a
o
una distancia de 1. Los puntos con una distancia de 1 en un cubo de n dimen-
siones son celdas adyacentes en el mapa y por tanto representan productos
que pueden ser combinados y que pueden ser r´pidamente determinados por
a
inspecciń.
o
En el proceso de inspecciń debe recordarse que las celdas a los extremos
o
del mapa son adyacentes con las celdas que se encuentran exactamente al
otro extremo en l´ ınea recta. La figura 2.16 ilustra estas adyacencias como
por ejemplo las celdas F0 y F2 con n´ meros binarios 0000, 0010 y F3 y F11
u
que tienen los n´ meros binarios 0011 y 1011.
u
En un mapa de cuatro variables, cada celda es adyacente a otras cuatro
celdas correspondientes a las posiciones de los cuatro bits en los cuales el
n´ mero binario puede diferir. Solamente se deben de tomar en cuenta para
u

o o 25

AB AB
00 01 11 10 00 01 11 10
CD CD
00 F0 F4 F12 F8 00 1 1 0 0

01 F1 F5 F13 F9 01 1 0 0 0

11 F3 F7 F15 F11 11 0 0 1 1

10 F2 F6 F14 F10 10 1 0 0 1

(a) (b)

Figura 2.15: Mapa de Karnaugh de cuatro variables. (a)Forma general. (b)
Mapa de S = A B C +A B C +A BC +AB C = (0, 1, 3, 4) = (2, 5, 6, 7)

la simplificaciń aquellas celdas que tengan el valor de 1 y el resto debe de
o
ser ignorado [28].
La regla para obtener la expresiń booleana simplificada a partir del mapa
o
es escribir un producto t´rmino por cada par de celdas adyacentes con valor
e
1 y un producto t´rmino por cada celda que tenga valor de 1 y que no sea
e
adyacente a ninguna otra celda. La figura 2.17 muestra el mapa de Karnaugh
y la expresiń booleana resultante para esta regla.
o
Las siguientes reglas en la obtenciń de la expresiń booleana se aplican
o o
en los casos en que pueden ser agrupadas m´s de un par de celdas. Primero se
a
considerar´ el caso en que se pueden combinar cuatro celdas por la aplicaciń
a o
sucesiva del teorema AB + AB = A. En la simplificaciń o

S = ABCD + ABCD + ABC D + ABC D =
(ABCD + ABCD ) + (ABC D + ABC D ) = ABC + ABC = AB

puede observarse como cuatro productos de cuatro variables pueden ser sim-
plificados para obtener un solo t´rmino.
e
La caracter´ıstica principal de la combinaciń de cuatro t´rminos es que
o e
dos de las variables son iguales en los cuatro productos y los n´meros binarios
u
correspondientes son idńticos a excepciń de dos bits. El t´rmino resultante
e o e
de la combinaciń de estos cuatro productos es igual a la adyacencia de dos
o

Tesis Luna.Pdf

Recomendados

Recomendados

Más contenido relacionado

Similar a Tesis Luna.Pdf

Similar a Tesis Luna.Pdf (20)

Último

Último (12)

Tesis Luna.Pdf