Pontifícia Universidade Católica de Minas Gerais
Engenharia Eletrônica e de Telecomunicação
Sistemas Analógicos VII
Profes...
Belo Horizonte
2007
SUMÁRIO
1 INTRODUÇÃO----------------------------------------------------------------------------------...
1 INTRODUÇÃO :
Um PLL ( Phase Locked Loop ) é um circuito eletrônico composto por um oscilador controlado por
tensão ou co...
ser designados para informações analógicas.
Dispositivos de PLLs são mais fabricados como circuitos integrados, embora out...
freqüência que minimiza essa diferença de fase entre o Fvco e o Fref.
Sendo assim, a freqüência dos sinal de saída do VCO ...
5.1 COMPARADOR 1 :
Este comparador de fase faz a comparação através de um circuito equivalente a uma porta “OU
exclusivo”,...
6 CIRCUITO COMPLETO UTILIZANDO DIVISOR DE FREQUENCIA :
O Divisor de Freqüência escolhido pelos integrantes do grupo foi o ...
Uma vez que o objetivo do trabalho é montar um divisor de freqüência de N= 8 e N= 16,
utilizamos 2 CIs e assim fizemos as ...
8 MEMÓRIA DE CÁLCULO :
8.1 CÁLCULO DOS COMPONENTES LIGADOS AO VCO :
KHzFmínFmínNmínFmín
eN
KHzFref
56%308*10%30*10
168
10
...
R total2 = 150 ΩK
Ω=→+
+
= KFmín
pF
Fmáx R
CR
50
)32(
1
*
1
1
11
8.2 CÁLCULO DOS COMPONENTES DO FILTRO PASSA-BAIXA :
10
10...
Desconectamos a saída do filtro passa-baixa do VCO, e assim ligamos sua entrada (VCO) na tensão
Vvco = 5 V e em seguida Vv...
KHz63,12
16
202
= ( Fmáx, quando o Divisor de Freqüência está ajustado para N = 16 )
KHz4,9
8
75
= ( Fmín quando o Divisor...
11 CONCLUSÃO :
Com a realização do projeto, pudemos aprender sobre PLL ( Phase-Locked Loop ), seu principal
funcionamento ...
Próximos SlideShares
Carregando em…5
×

Projeto de um PLL ( Phase Locked Loop )

995 visualizações

Publicada em

Projeto de um PLL ( Phase Locked Loop )

Publicada em: Educação
0 comentários
0 gostaram
Estatísticas
Notas
  • Seja o primeiro a comentar

  • Seja a primeira pessoa a gostar disto

Sem downloads
Visualizações
Visualizações totais
995
No SlideShare
0
A partir de incorporações
0
Número de incorporações
5
Ações
Compartilhamentos
0
Downloads
33
Comentários
0
Gostaram
0
Incorporações 0
Nenhuma incorporação

Nenhuma nota no slide

Projeto de um PLL ( Phase Locked Loop )

  1. 1. Pontifícia Universidade Católica de Minas Gerais Engenharia Eletrônica e de Telecomunicação Sistemas Analógicos VII Professor: Francisco Garcia P L L Phase Locked Loop Ciro Marcus Monteiro Campos
  2. 2. Belo Horizonte 2007 SUMÁRIO 1 INTRODUÇÃO--------------------------------------------------------------------------------------------------- 3 2 CONCEITO------------------------------------------------------------------------------------------------------- 3 3 DIAGRAMA DE UM PLL------------------------------------------------------------------------------------- 4 4 BLOCOS E DIAGRAMA DE CONEXÕES-----------------------------------------------------------------5 5 COMPARADORES DE FASE-------------------------------------------------------------------------------- 5 5.1 COMPARADOR 1-------------------------------------------------------------------------------------5 5.2 COMPARADOR 2 ( UTILIZADO )-------------------------------------------------------------- 6 6 CIRCUITO COMPLETO UTILIZANDO DIVISOR DE FREQUENCIA--------------------------- 7 7 DIAGRAMA FINAL DO CIRCUITO------------------------------------------------------------------------8 8 MEMÓRIA DE CÁLCULO------------------------------------------------------------------------------------ 9 8.1 CÁLCULO DOS COMPONENTES LIGADOS AO VCO----------------------------------- 9 8.2 CÁLCULO DOS COMPONENTES DO FILTRO PASSA-BAIXA-------------------------9 9 TESTES EXPERIMENTAIS---------------------------------------------------------------------------------- 10 9.1 TESTE DO VCO--------------------------------------------------------------------------------------10 9.2 TESTE DO DIVISOR DE FREQUENCIA----------------------------------------------------- 11 10 LISTA DE COMPONENTES--------------------------------------------------------------------------------12 11 CONCLUSÃO---------------------------------------------------------------------------------------------------12 12 BIBLIOGRAFIA------------------------------------------------------------------------------------------------12 2
  3. 3. 1 INTRODUÇÃO : Um PLL ( Phase Locked Loop ) é um circuito eletrônico composto por um oscilador controlado por tensão ou corrente que é constantemente ajustado para “combinar” em fase ( e então travar-se ) a freqüência do sinal de entrada. Além de estabilizar um canal particular de comunicação ( mantendo-o configurado para uma determinada freqüência ), um PLL pode ser utilizado para: - Gerar um Sinal - Modular ou demodular um sinal - Reconstituir um sinal com menos ruído - Multiplicar ou Dividir uma frequência O PLLs são frequentemente utilizados para comunicação sem fio, particularmente quando os sinais são “transportados” utilizando-se modulação de freqüência (FM) ou modulação de fase (PM). PLLs também podem ser usados em modulação de amplitude (AM). Os PLLs são mais comuns para a utilização de transmissão de dados digitais, mas também podem 3
  4. 4. ser designados para informações analógicas. Dispositivos de PLLs são mais fabricados como circuitos integrados, embora outros tipos de circuitos são usados para microondas. 2 CONCEITO : O PLL é um dispositivo que é responsável por manter a freqüência de um sistema fixa e imune a variações. Ele executa esta função a partir de uma malha de realimentação e comparando a freqüência do sinal de saída do sistema com a de entrada agindo sobre a diferença entre elas. Ele “trava” a freqüência de saída de forma a mantê-la igual à freqüência do sinal de entrada do PLL. 3 DIAGRAMA DE UM PLL : O comparador de fase compara as fases do sinal de entrada do circuito (Fref) com o do sinal de saída do Oscilador Controlado por Tensão (VCO), e assim gera pulsos proporcionais a diferença destas duas fases. O sinal gerado passa pelo Filtro Passa-Baixa que por sua vez “libera” apenas a componente DC do sinal, servindo como tensão de entrada do VCO. O sinal emitido pelo VCO volta ao comparador de fase para que seja feita uma nova análise entre a diferença de fase do mesmo e do sinal de entrada. Assim, um novo sinal é emitido pelo comparador de fase, passando pelo filtro e chegando ao VCO de forma a “controlá-lo”, fazendo-o oscilar em uma 4
  5. 5. freqüência que minimiza essa diferença de fase entre o Fvco e o Fref. Sendo assim, a freqüência dos sinal de saída do VCO (Fvco) e do sinal de entrada (Fref) tendem a se tornar iguais (não havendo diferença de fase entre eles), ocorrendo o sincronismo do circuito, desde de que o valor da Fref esteja dentro da faixa de controle (Lock Range). Mesmo que o sinal de entrada volte a variar, o circuito gera um novo sinal após passar pelo filtro passa-baixa e o VCO consegue corrigir sua freqüência de modo a obter uma nova sincronização. 4 BLOCOS E DIAGRAMA DE CONEXÕES : 5 COMPARADORES DE FASE : 5
  6. 6. 5.1 COMPARADOR 1 : Este comparador de fase faz a comparação através de um circuito equivalente a uma porta “OU exclusivo”, mantendo um defasamento de 90º, em relação à freqüência central, entre os sinais PCAin ( entrada principa ) e PCBin ( entrada realimentada ), ambos com duty cilcle de 50%. 5.2 COMPARADOR 2 ( UTILIZADO ) : Este comparador de fase é um comparador sensível a transição. Ele mantém os sinais de PCAin e PCBin em fase e é muito mais estável pelo fato de verificar a tensão de um capacitor ao invés de verificar os estado de chaves lógicas durante a transição. 6
  7. 7. 6 CIRCUITO COMPLETO UTILIZANDO DIVISOR DE FREQUENCIA : O Divisor de Freqüência escolhido pelos integrantes do grupo foi o Flip Flop JK. O circuito Integrado é o 74LS76 ( Dual JK Flip Flops With Preset and Clear ), e como o próprio nome diz, este CI possui 2 Flip Flops JK associados a ele. 7 C R
  8. 8. Uma vez que o objetivo do trabalho é montar um divisor de freqüência de N= 8 e N= 16, utilizamos 2 CIs e assim fizemos as devidas conexões entre eles; como mostrado na figura abaixo : 7 DIAGRAMA FINAL DO CIRCUITO : 8
  9. 9. 8 MEMÓRIA DE CÁLCULO : 8.1 CÁLCULO DOS COMPONENTES LIGADOS AO VCO : KHzFmínFmínNmínFmín eN KHzFref 56%308*10%30*10 168 10 =→−=→−= = = KHzFmáxFmáxNmáxFmáx 208%3016*10%30*10 =→+=→+= Definimos: C1 = 0,1nF → + =→ + =→ + = −− )*32*1,0(**56 1 )32(* 1 )32( 1 * 1 101010 12932 1 2 12 R C R CR pFFmínpF Fmín Ω= KR 1352 OBS: De acordo com testes realizados em laboratório, para um melhor desempenho do circuito achamos melhor colocar uma outra resistência de 15 ΩK em série com R2 . 9
  10. 10. R total2 = 150 ΩK Ω=→+ + = KFmín pF Fmáx R CR 50 )32( 1 * 1 1 11 8.2 CÁLCULO DOS COMPONENTES DO FILTRO PASSA-BAIXA : 10 101010 10 3 3 33 3 *283,6 10 *2 *3,318 25 )*56*208(*2 2 *2 *9,397 4 5 4 =→= =→ − − =→ − ∆ = =→=→= − ωω π ππ ππ φφφ NN VCOVCO DD VCO DD Fref F KK V K KK V K Definimos: C2 = 4,7 nF N = 12 ( Média ) 707,0=ξ Ω=→ + = Ω=→+= K N K N R RRC KK R KK CR VCO N VCO N 2,29 )(** * 7,27) * *(**5,0 3 432 424 φ φ ω ωξ 9 TESTES EXPERIMENTAIS : 9.1 TESTE DO VCO : 10
  11. 11. Desconectamos a saída do filtro passa-baixa do VCO, e assim ligamos sua entrada (VCO) na tensão Vvco = 5 V e em seguida Vvco = 0 V. Este processo foi realizado para que pudéssemos comprovar o funcionamento adequado do VCO uma vez que alimentado por Vvco = 5 V sua freqüência de saída teria que ser até 208 KHz (Fmáx) e alimentado por Vvco = 0 V sua freqüência de saída teria que ser maior que 56 KHz. 9.2 TESTE DO DIVISOR DE FREQUENCIA : Com o VCO ainda alimentado em Vvco = 5 V, ligamos o Osciloscópio na saída do Divisor de Freqüência. Como nosso projeto dispõem-se de uma chave para que possamos selecionar N = 8 ou N = 16, ligamos o canal 1 do Osciloscópio em N = 8, e o canal 2 do Osciloscópio em N = 16. As formas de onda formadas deveriam ser para N = 8, um sinal com a freqüência 8 vezes menor do que a freqüência de saída do VCO, e para N = 16, um sinal com a freqüência 16 vezes menor do que a freqüência do sinal de saída do VCO. 11
  12. 12. KHz63,12 16 202 = ( Fmáx, quando o Divisor de Freqüência está ajustado para N = 16 ) KHz4,9 8 75 = ( Fmín quando o Divisor de Freqüência está ajustado para N = 8 ) 10 LISTA DE COMPONENTES : - 1 CI 4046 - 2 CIs 74LS76 - 1 Resistor de 55,6 KΩ - 1 Resistor de 15 KΩ - 1 Resistor de 147,8 KΩ - 1 Resistor de 26,5 KΩ - 1 Resistor de 32,5 KΩ - 1 Capacitor de 4,7nF - 1 Capacitor de 100pF - 1 Proto Board - 1 Chave - Fios 12
  13. 13. 11 CONCLUSÃO : Com a realização do projeto, pudemos aprender sobre PLL ( Phase-Locked Loop ), seu principal funcionamento e suas devidos aplicações na eletrônica atual. É importante que os elementos do circuito, assim como resistores, sejam de valores exatos aos calculados, uma vez que neste tipo de circuito uma pequena diferença de valor pode resultar em “distorções”, comprometendo a exatidão e confiabilidade do circuito em geral. 12 BIBLIOGRAFIA : - http://www.alldatasheet.co.kr/datasheet-pdf/pdf_kor/TI/SN7476.html - http://www.onsemi.com/pub/Collateral/MC14046B-D.PDF - http://searchnetworking.techtarget.com/sDefinition/0,,sid7_gci783790,00.html 13

×