Alunos:Ygor Q. de Aguiar - 48793Luciane B. Soares - 48821Braian K. Maciel - 48812
Introdução• Neste trabalho, apresentaremos a evolução do estado da  memória e dos registradores conforme a execução de cad...
Programação• O programa que utilizaremos para esta demonstração  determina o número de posições que possui contéudo par, n...
Programação           LDR X #49     • O registrado X é utilizado para                           contagem de posições à ser...
AnáliseEnd/memória                   Reg. X       Reg. A       Reg. B0               LDR X #22               LDR A #0     ...
AnáliseEnd/memória                   Reg. X       Reg. A      Reg. B0              LDR X #22               LDR A #0       ...
AnáliseEnd/memória                   Reg. X       Reg. A          Reg. B0              LDR X #22              LDR A #0    ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0             LDR X #2                             ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                 Reg. X       Reg. A          Reg. B0             LDR X #2                              ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                   Reg. X       Reg. A          Reg. B0               LDR X #2                          ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0             LDR X #2                             ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                 Reg. X       Reg. A          Reg. B0             LDR X #2                              ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                   Reg. X       Reg. A          Reg. B0               LDR X #2                          ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0             LDR X #2                             ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                 Reg. X       Reg. A          Reg. B0             LDR X #2                              ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                  Reg. X       Reg. A          Reg. B0              LDR X #2                            ...
AnáliseEnd/memória                  Reg. X       Reg. A       Reg. B0              LDR X #2                               ...
AnáliseEnd/memória                  Reg. X       Reg. A       Reg. B0              LDR X #2                               ...
Próximos SlideShares
Carregando em…5
×

Programação no Computador Hipotético Ramses

2.341 visualizações

Publicada em

2 comentários
0 gostaram
Estatísticas
Notas
  • Seja a primeira pessoa a gostar disto

Sem downloads
Visualizações
Visualizações totais
2.341
No SlideShare
0
A partir de incorporações
0
Número de incorporações
8
Ações
Compartilhamentos
0
Downloads
21
Comentários
2
Gostaram
0
Incorporações 0
Nenhuma incorporação

Nenhuma nota no slide

Programação no Computador Hipotético Ramses

  1. 1. Alunos:Ygor Q. de Aguiar - 48793Luciane B. Soares - 48821Braian K. Maciel - 48812
  2. 2. Introdução• Neste trabalho, apresentaremos a evolução do estado da memória e dos registradores conforme a execução de cada instrução de um programa em linguagem simbólica do computador Ramses.
  3. 3. Programação• O programa que utilizaremos para esta demonstração determina o número de posições que possui contéudo par, na região de memória de 150 à 152, e armazena o resultado na posição 128.• Para determinar se o conteúdo é par ou ímpar usaremos uma “máscara binária” sendo 00000001, pois entendemos que a determinação se o dado avaliado seja par ou ímpar é dado pela análise do bit menos significativo. Ou seja,
  4. 4. Programação LDR X #49 • O registrado X é utilizado para contagem de posições à serem LDR A #0 analizadas;volta: LDR B 150,X • O registrador A é utilizado para a AND B #1 contagem de posições com JZ conta conteúdo par; JMP próximo • O registrador B é utilizado paraconta: ADD A #1 cada posição e é nele onde serápróximo: SUB X #1 feito a análise. JN fim JMP voltafim: STR A 128 AND B #1 HLT Aplicação da Máscara Binária
  5. 5. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #22 LDR A #0 ---------- ---------- ----------4 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . .12 SUB X #1 . . . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  6. 6. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #22 LDR A #0 2 ---------- ----------4 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  7. 7. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #22 LDR A #0 2 0 ----------4 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  8. 8. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 2 0 010000102 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  9. 9. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 2 0 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  10. 10. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 2 0 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  11. 11. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 2 1 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  12. 12. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 1 1 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  13. 13. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 1 1 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . .12 SUB X #1 . . . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  14. 14. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 1 1 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . .12 SUB X #1 . . . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  15. 15. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 1 1 100110002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  16. 16. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 1 1 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  17. 17. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 1 1 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  18. 18. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 1 2 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  19. 19. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 0 2 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  20. 20. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 0 2 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . .12 SUB X #1 . . . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  21. 21. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 0 2 000000002 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . .12 SUB X #1 . . . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  22. 22. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 0 2 011100012 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  23. 23. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 0 2 000000012 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  24. 24. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 0 2 000000012 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  25. 25. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 0 2 000000012 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  26. 26. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 -1 2 000000012 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . . . .12 SUB X #1 . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  27. 27. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 -1 2 000000012 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 ---------------11 ADD A #1 . .12 SUB X #1 . . . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  28. 28. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 -1 2 000000012 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 211 ADD A #1 . .12 SUB X #1 . . . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010
  29. 29. AnáliseEnd/memória Reg. X Reg. A Reg. B0 LDR X #2 -1 2 000000012 LDR A #04 LDR B 150,X6 AND B #1 Endereço/Memória8 JZ 1110 JMP 12 128 211 ADD A #1 . .12 SUB X #1 . . . .13 JN 1514 JMP 4 150 0111000115 STR A 128 151 1001100016 HLT 152 01000010

×