Este documento resume el Capítulo II de un curso sobre Organización y Arquitectura de Computadores. El capítulo cubre los componentes del computador y el bus del sistema, incluyendo registros del procesador, tipos de instrucciones, ejecución de programas e interrupciones. También describe las estructuras de interconexión mediante buses, con diferentes opciones de diseño para buses como la temporización, el ancho de banda y el arbitraje.

1. Organización y Arquitectura de Computadores CIENCIAS DE LA COMPUTACIÓN ESCUELA: Ing. Greyson Alberca Prieto PONENTE: I BIMESTRE BIMESTRE: Octubre– Febrero 2009 CICLO: UNIDAD VIDEOCONFERENCIAS

2. CAPÍTULO II “Componentes del Computador y Bus del Sistema” ulo 2

3. Organización y Arquitectura de Computadores CAPÍTULO II “Componentes del Computador y Bus del Sistema” Por: Greyson Alberca ulo 3

4. Contenidos Organización del Computador Componentes de computador y Buses Memoria Entrada/Salida Bibliografía･Organización y Arquitectura de Computadores, William Stalling Capítulo II Arquitectura de Computadores 4

5. Alternativas HW y SW Capítulo II Arquitectura de Computadores 5

8. Registros de direccion.

9. Registro indice

10. Puntero de segmento.

13. Registro de instrucción(IR)

14. Program status word(PSW) contiene codigos de condicion junto con otras informaciones de estado.

15. Signo. Supervisor

18. Procesadro-A/S: Se transfieren datos desde o hacia un dispositivo de periferico(entre el procesador y un modulo de E/S).

19. Tratamiento de datos:El procesador realiza alguna operación artmetica o logica sobre los datos.

20. Control: La instrucción pide se altere la secuencia de ejecucion.Ejemplo: El uP lee una instrucción 149 (PC=150) esta especifica que la siguienteinstruccion sea la de la ubicación 182, el UP debe ajustar entonces el PC=182

22. Tanto las instrucciones como los datos son de 16 bits de longitud.

23. El formato de instrucción dedica 4 (16 codigos de operación diferentes)bits para el codigo de operación y 12(4096=4K palabras) bits para direccionar la memoria directamente.

24. Registros internos de la CPU:

25. Contador de progarma(PC):direccion de la instrucción a ser leida.

26. Registro de instrucción(IR):Instrucción que esta ejecutandose

27. Acumulador(AC): Almacenamiento temporal0 3 4 15 Cod . Op. Direccion 0 1 15 S Magnitud

29. 0001 = Cargar de la memoria la acumulador.

30. 0010 = Almacenar el AC en memoria.

31. 0101 = Sumar al AC el contenido de la memoriaRegistros de la CPU Memoria 1 9 4 0 PC 3 0 0 300 5 9 4 1 AC 301 2 9 4 1 1 9 4 0 302 IR . . . . . . 0 0 0 3 940 0 0 0 2 941 El procesador contiene 300, la direccion de la primera instrucción.

33. Capítulo II Arquitectura de Computadores 13 Ejemplo(cont.) Se incrementa el PC y se lee la instrucción siguiente Registros de la CPU Memoria 1 9 4 0 PC 3 0 1 300 5 9 4 1 AC 0 0 0 3 301 2 9 4 1 5 9 4 1 302 IR . . . . . . 0 0 0 3 940 0 0 0 2 941

34. Capítulo II Arquitectura de Computadores 14 Ejemplo(cont.) El contenido anterior del acumuladory el contenido dela ubicación 941 se suman y el resultado se almacena en el AC Registros de la CPU Memoria 1 9 4 0 PC 3 0 1 300 5 9 4 1 AC 0 0 0 5 301 2 9 4 1 1 9 4 0 302 IR . . . . . . 0003 + 0002 = 0005 0 0 0 3 940 0 0 0 2 941

35. Capítulo II Arquitectura de Computadores 15 Ejemplo(cont.) Se incrementa el PC y se lee la instrucción siguiente. Registros de la CPU Memoria 1 9 4 0 PC 3 0 2 300 5 9 4 1 AC 0 0 0 5 301 2 9 4 1 2 9 4 1 302 IR . . . . . . 0 0 0 3 940 0 0 0 2 941

36. Capítulo II Arquitectura de Computadores 16 Ejemplo(cont.) El contenido de AC se almacena en la ubicación 941. Son 3 ciclos de instrucción (c/u consta de un ciclo de lectura y otro de ejecucion) Registros de la CPU Memoria 1 9 4 0 PC 3 0 2 300 5 9 4 1 AC 0 0 0 5 301 2 9 4 1 1 9 4 0 302 IR . . . . . . 0 0 0 3 940 0 0 0 5 941

37. Funcionamiento del Computador Capítulo II Arquitectura de Computadores 17

39. CPU-ES Transferir datos a o desde el exterior mediante transferencias entre el CPU y un módulo de E/S.

40. Procesamiento de datos El CPU debe realizar alguna operación aritmética o lógica con los datos.

41. Control Alteración de la secuencia de ejecución. Una instrucción puede implicar una combinación de las acciones anteriores. Capítulo II Arquitectura de Computadores 18

42. Ejecución de un Programa Capítulo II Arquitectura de Computadores 19

43. Diagrama de Estados ciclos de instrucción Capítulo II Arquitectura de Computadores 20

44. Interrupciones Programa Generada por alguna condición como resultado de la ejecución de una instrucción (desbordamiento, división por cero, instrucción no existente o acceso fuera del espacio de memoria). Termporización Generada por un temporizador interno al procesador para realizar una función de manera regular. E/S Generada por un controlador de E/S para indicar fin de operación sin error o avisar una condición de error. Fallo del hardware Generada por un fallo como deficiencia en alimentación o error de paridad. Capítulo II Arquitectura de Computadores 21

45. Ejecución de Interrupciones Capítulo II Arquitectura de Computadores 22

46. Ejecución de I. con E/S corta Capítulo II Arquitectura de Computadores 23

47. Ejecución de I con E/S larga Capítulo II Arquitectura de Computadores 24

48. Ejecución de I. con Interrupciones Capítulo II Arquitectura de Computadores 25

49. Estados del ciclo de Inst. con interrupción Capítulo II Arquitectura de Computadores 26

50. Tratamiento de Interrupciones Capítulo II Arquitectura de Computadores 27

51. Interrupciones múltiples Capítulo II Arquitectura de Computadores 28 Deshabilitar interrupciones Definir Prioridades

52. Secuencia temporal con varias interrupciones Capítulo II Arquitectura de Computadores 29

54. Módulo de E/S Funcionalmente es similar a la memoria. Hay dos tipos de operaciones (lectura y escritura), puede controlar más de un dispositivo externo.

55. CPU Lee instrucciones y datos, escribe datos una vez que los ha procesado, y utiliza ciertas señales para controlar el funcionamiento del sistema. Capítulo II Arquitectura de Computadores 30

57. CPU - Memoria El CPU escribe un dato en la memoria.

58. E/S - CPU El CPU lee datos de un dispositivo de E/S a través de un módulo de E/S.

59. CPU - E/S El CPU envío datos al dispositivo de E/S.

60. Memoria - E/S y vicersa Se utiliza el acceso directo a memoria (DMA), no se pasa a través del CPU.Capítulo II Arquitectura de Computadores 31

61. Módulos de la Computadora Capítulo II Arquitectura de Computadores 32

62. Interconexión con Buses Un bus es un mecanismo de interconexión entre distintas unidades funcionales Medio de transmisión compartido Está compuesto por varias líneas donde cada línea es capaz de transmitir señales binarias “1” o “0” El bus principal es el “Bus del sistema” que conecta CPU con memoria y con módulos de E/S Capítulo II Arquitectura de Computadores 33

63. Estructura del Bus Líneas/bus de datos: camino para transferir datos entre el resto de componentes de un computador. Su anchura (número de líneas eléctricas) suele ser una potencia de dos (8=2^3, 16=2^4, 32=2^5, 64=2^6, ...). Líneas/bus de direcciones: designan la posición/dirección de los datos. Son salidas de la CPU/procesador y determinan capacidad de direccionamiento. Líneas/bus de control: controlan el acceso y uso de las líneas/buses anteriores. Capítulo II Arquitectura de Computadores 34

64. Capítulo II Arquitectura de Computadores 35

65. Jerarquía de Buses Las prestaciones de un bus van disminuyendo a medida que se van conectando un mayor número de dispositivos. Para optimizar el rendimiento de un bus se utilizan los buses organizados jerárquicamente, es por ello que tenemos: ｷBus de arquitectura tradicional ｷBus de altas prestaciones. Capítulo II Arquitectura de Computadores 36

66. Tradicional Capítulo II Arquitectura de Computadores 37

67. Tradicional Capítulo II Arquitectura de Computadores 38

68. Elementos de diseño del bus Capítulo II Arquitectura de Computadores 39

69. Conti… Capítulo II Arquitectura de Computadores 40

70. Temporización Síncrona Capítulo II Arquitectura de Computadores 41

71. Temporización Asíncrona Capítulo II Arquitectura de Computadores 42

72. Temporización Asíncrona Capítulo II Arquitectura de Computadores 43

73. Arbitraje Capítulo II Arquitectura de Computadores 44 CENTRALIZADO DISTRIBUIDO

74. Transferencia datos Capítulo II Arquitectura de Computadores 45

75. Ancho Capítulo II Arquitectura de Computadores 46

76. Multiplexado/demultiplexado Capítulo II Arquitectura de Computadores 47

77. Opciones del Bus Capítulo II Arquitectura de Computadores 48

78. Ancho de Banda del Bus Capítulo II Arquitectura de Computadores 49

79. Capítulo II Arquitectura de Computadores 50

80. más UTPL SER DECIDE UNIDAD VIDEOCONFERENCIAS