SlideShare uma empresa Scribd logo
1 de 7
Diseño de sumadores utilizando compuertas lógicas
Veremos primero el diseño de circuitos simple de suma con compuertas lógicas a través
expresiones algebraicas lógicas ya que a partir de ellos se puede construir cualquier tipo de
operador.
Diseño de Semi-Sumador
Un circuito combinacional que ejecuta la suma de dos bits se llama semi-sumador. Este circuito no
considera acarreo de entrada. La siguiente tabla de verdad de la figura siguiente ilustra la función
de suma simple.
Bit 1 Bit 2 Suma Acarreo
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Tabla de Verdad
Luego se puede obtener las expresiones lógicas de la Suma y del acarreo. Para obtenerlas
debemos seleccionar los casos en los que en la salida obtenemos un 1 logico y de ellos chequear
que valores necesitamos en los bits de entrada
Las expresiones lógicas de S y C (el acarreo) son:
la expresión de S corresponde a un OR-EXCLUSIVO, por tanto sería equivalente a:
El circuito lógico que cumple con la expresión antes mostrada seria:
Circuito Lógico
El semi-sumador visto desde afuera, compuesto por 2 entradas y 2 salidas
Símbolo
Diseño de Sumador Completo
El circuito sumador completo es similar al anterior con la única diferencia que contiene una
entrada más la cual vendría a ser como un bit más de entrada. Este bit adicional lo podríamos
utilizar para considerar el acarreo que se produce por la suma de 2 unos binarios provenientes de
otra operación de suma.
Un circuito sumador completo puede construirse con dos semi-sumadores y una compuerta OR. El
sumador completo se muestra en la siguiente figura, donde se detallan su tabla de verdad y su
símbolo.
Bit 1 Bit 2 Acarreo In (Bit 3) Suma Acarreo Out
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Las expresiones lógicas para S y Cout podemos escribirlas a partir de la tabla de verdad.
Procederemos a continuación a llevar a cabo el proceso de minimización de la expresión lógica
anterior, utilizando las leyes básicas del álgebra boolena.
Los dos últimos términos que se agregaron son nulos por tanto no afectan el resultado de la
función lógica, lo que significa que ambas expresiones son equivalentes.
Luego, agrupamos términos factorizando
Sacando factor común
Aplicando leyes básicas y factorizando nuevamente
Finalmente
La expresión de Carry Out está dada por:
Finalmente el circuito que cumple con la expresión antes mostrada seria:
Se puede observar que se compone de dos semi-sumadores donde sus 2 salidas de acarreo son
enviadas a una compuerta OR.
El sumador completo visto desde afuera, compuesto por 3 entradas y 2 salidas.
Símbolo
Diseño de Sumador de 2 numeros de 2 bits
El numero decimal máximo conformado por 2 bits binarios seria el 3. Al efectuar la suma con 2
operandos de 2 bits el número decimal máximo obtenible seria el 6, por lo que necesitaríamos 3
salidas para poder realizar las operaciones aritméticas.
La tabla de la verdad sería la siguiente
Numero 1 Numero 2 Suma
Suma
efectuada
Bit 2 (más
significativo)
Bit
1
Bit 2 (más
significativo)
Bit
1
Bit 3 (más
significativo)
Bit
2
Bit
1
0 0 0 1 0 0 1 0+1=1
0 0 1 0 0 1 0 0+2=2
0 0 1 1 0 1 1 0+3=3
0 1 0 0 0 0 1 1+0=1
0 1 0 1 0 1 0 1+1=2
0 1 1 0 0 1 1 1+2=3
0 1 1 1 1 0 0 1+3=4
1 0 0 0 0 1 0 2+0=2
1 0 0 1 0 1 1 2+1=3
1 0 1 0 1 0 0 2+2=4
1 0 1 1 1 0 1 2+3=5
1 1 0 0 0 1 1 3+0=3
1 1 0 1 1 0 0 3+1=4
1 1 1 0 1 0 1 3+2=5
1 1 1 1 1 1 0 3+3=6
De la misma manera se puede obtener las expresiones lógicas para cada bit que compone el
resultado de la suma, luego de llevar las expresiones a su mínima expresión y resumir el circuito se
llega a que el mismo puede ser diseñado con un semi-sumador y un sumador completo.
De la misma manera se puede obtener las expresiones lógicas para cada bit que compone el
resultado de la suma, luego de llevar las expresiones a su mínima expresión y resumir el circuito se
llega a que el mismo puede ser diseñado con un semi-sumador y un sumador completo.

Mais conteúdo relacionado

Mais procurados

La maquina de Turing, sus tipos y aplicaciones.
La maquina de Turing, sus tipos y aplicaciones.La maquina de Turing, sus tipos y aplicaciones.
La maquina de Turing, sus tipos y aplicaciones.Emmanuel Colon
 
Maquinas de turing
Maquinas de turingMaquinas de turing
Maquinas de turingMitra Mejia
 
Alfabetos-Lenguajes y Automatas 1
Alfabetos-Lenguajes y Automatas 1Alfabetos-Lenguajes y Automatas 1
Alfabetos-Lenguajes y Automatas 1Osiris Mirerus
 
Maquinas de estado Finito
Maquinas de estado FinitoMaquinas de estado Finito
Maquinas de estado FinitoRosangela Perez
 
Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh (ejercicios resueltos)Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh (ejercicios resueltos)Pablo Cruz Rodríguez
 
L09 sumador restador-binariode8bits
L09 sumador restador-binariode8bitsL09 sumador restador-binariode8bits
L09 sumador restador-binariode8bitsChristian Acuña
 
Mapa Conceptual de Grafos
Mapa Conceptual de GrafosMapa Conceptual de Grafos
Mapa Conceptual de GrafosSandra Biondi
 
Sesion multiplexores y demultiplexores
Sesion  multiplexores y demultiplexores Sesion  multiplexores y demultiplexores
Sesion multiplexores y demultiplexores Marco Antonio
 
Unidad 2 ensamblador
Unidad 2   ensambladorUnidad 2   ensamblador
Unidad 2 ensambladoreveTalavera
 
Pilas como estructura de datos..
Pilas como estructura de datos..Pilas como estructura de datos..
Pilas como estructura de datos..NANO-06
 
Conceptos Unidad 1 Lenguajes Automatas Introducción a la Teoría de Lenguaje...
Conceptos Unidad 1 Lenguajes Automatas Introducción  a  la Teoría de Lenguaje...Conceptos Unidad 1 Lenguajes Automatas Introducción  a  la Teoría de Lenguaje...
Conceptos Unidad 1 Lenguajes Automatas Introducción a la Teoría de Lenguaje...Hugo Alberto Rivera Diaz
 

Mais procurados (20)

La maquina de Turing, sus tipos y aplicaciones.
La maquina de Turing, sus tipos y aplicaciones.La maquina de Turing, sus tipos y aplicaciones.
La maquina de Turing, sus tipos y aplicaciones.
 
Maquinas de turing
Maquinas de turingMaquinas de turing
Maquinas de turing
 
Automatas de pila
Automatas de pilaAutomatas de pila
Automatas de pila
 
Grafos
GrafosGrafos
Grafos
 
Alfabetos-Lenguajes y Automatas 1
Alfabetos-Lenguajes y Automatas 1Alfabetos-Lenguajes y Automatas 1
Alfabetos-Lenguajes y Automatas 1
 
Ejercicios transformada z
Ejercicios transformada zEjercicios transformada z
Ejercicios transformada z
 
Maquinas de estado Finito
Maquinas de estado FinitoMaquinas de estado Finito
Maquinas de estado Finito
 
Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh (ejercicios resueltos)Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh (ejercicios resueltos)
 
L09 sumador restador-binariode8bits
L09 sumador restador-binariode8bitsL09 sumador restador-binariode8bits
L09 sumador restador-binariode8bits
 
Practica 7 Flip Flop
Practica 7 Flip FlopPractica 7 Flip Flop
Practica 7 Flip Flop
 
Mapa Conceptual de Grafos
Mapa Conceptual de GrafosMapa Conceptual de Grafos
Mapa Conceptual de Grafos
 
Arbol De Huffman
Arbol De HuffmanArbol De Huffman
Arbol De Huffman
 
Sumador\Restador
Sumador\RestadorSumador\Restador
Sumador\Restador
 
Unidad1 Lenguajes y automatas
Unidad1 Lenguajes y automatasUnidad1 Lenguajes y automatas
Unidad1 Lenguajes y automatas
 
Sesion multiplexores y demultiplexores
Sesion  multiplexores y demultiplexores Sesion  multiplexores y demultiplexores
Sesion multiplexores y demultiplexores
 
Unidad 2 ensamblador
Unidad 2   ensambladorUnidad 2   ensamblador
Unidad 2 ensamblador
 
Reporte compuertas logicas
Reporte compuertas logicas Reporte compuertas logicas
Reporte compuertas logicas
 
Pilas como estructura de datos..
Pilas como estructura de datos..Pilas como estructura de datos..
Pilas como estructura de datos..
 
Conceptos Unidad 1 Lenguajes Automatas Introducción a la Teoría de Lenguaje...
Conceptos Unidad 1 Lenguajes Automatas Introducción  a  la Teoría de Lenguaje...Conceptos Unidad 1 Lenguajes Automatas Introducción  a  la Teoría de Lenguaje...
Conceptos Unidad 1 Lenguajes Automatas Introducción a la Teoría de Lenguaje...
 
Arboles y grafos
Arboles y grafosArboles y grafos
Arboles y grafos
 

Semelhante a Diseño de sumadores utilizando compuertas lógicas (1)

Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales iijesuseperez
 
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaDiseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaID Z
 
Electrónica digital: sistemas combinacionales sumadores
Electrónica digital: sistemas combinacionales sumadoresElectrónica digital: sistemas combinacionales sumadores
Electrónica digital: sistemas combinacionales sumadoresSANTIAGO PABLO ALBERTO
 
Diseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitDiseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitYeiferxon Chacòn
 
Electrónica digital: Circuitos arimetricos sumadores
Electrónica digital: Circuitos arimetricos sumadoresElectrónica digital: Circuitos arimetricos sumadores
Electrónica digital: Circuitos arimetricos sumadoresSANTIAGO PABLO ALBERTO
 
Electrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresElectrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresSANTIAGO PABLO ALBERTO
 
Diseño de un Sumador entre dos números de un bit con acarreo
Diseño de un Sumador entre dos números de un bit con acarreoDiseño de un Sumador entre dos números de un bit con acarreo
Diseño de un Sumador entre dos números de un bit con acarreoNaylu Rincón
 
Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)David Ruiz
 
Trabajo de circuito combinacionales
Trabajo de circuito combinacionalesTrabajo de circuito combinacionales
Trabajo de circuito combinacionalesjennyx19
 
Electrónica digital: Tema 3 Funciones aritméticas y lógicas
Electrónica digital: Tema 3 Funciones aritméticas y lógicas Electrónica digital: Tema 3 Funciones aritméticas y lógicas
Electrónica digital: Tema 3 Funciones aritméticas y lógicas SANTIAGO PABLO ALBERTO
 
Circuitos combinatorios y Algebra Booleana
Circuitos combinatorios y Algebra BooleanaCircuitos combinatorios y Algebra Booleana
Circuitos combinatorios y Algebra BooleanaInstituto Von Neumann
 
Sumador restador binario
Sumador restador binarioSumador restador binario
Sumador restador binarioFelix_Menendez
 

Semelhante a Diseño de sumadores utilizando compuertas lógicas (1) (20)

Anexo 2
Anexo 2Anexo 2
Anexo 2
 
Circuitos logicos
Circuitos logicosCircuitos logicos
Circuitos logicos
 
Tema3 ce-combinacionales
Tema3 ce-combinacionalesTema3 ce-combinacionales
Tema3 ce-combinacionales
 
Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales ii
 
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaDiseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
 
DISEÑOSumador
DISEÑOSumadorDISEÑOSumador
DISEÑOSumador
 
Exposicion circuitos sumadores
Exposicion circuitos sumadoresExposicion circuitos sumadores
Exposicion circuitos sumadores
 
Electrónica digital: sistemas combinacionales sumadores
Electrónica digital: sistemas combinacionales sumadoresElectrónica digital: sistemas combinacionales sumadores
Electrónica digital: sistemas combinacionales sumadores
 
Diseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitDiseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bit
 
Electrónica digital: Circuitos arimetricos sumadores
Electrónica digital: Circuitos arimetricos sumadoresElectrónica digital: Circuitos arimetricos sumadores
Electrónica digital: Circuitos arimetricos sumadores
 
Electrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresElectrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadores
 
Diseño de un Sumador entre dos números de un bit con acarreo
Diseño de un Sumador entre dos números de un bit con acarreoDiseño de un Sumador entre dos números de un bit con acarreo
Diseño de un Sumador entre dos números de un bit con acarreo
 
Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)
 
Compuertas Lógicas
Compuertas LógicasCompuertas Lógicas
Compuertas Lógicas
 
Circuito
CircuitoCircuito
Circuito
 
Trabajo de circuito combinacionales
Trabajo de circuito combinacionalesTrabajo de circuito combinacionales
Trabajo de circuito combinacionales
 
Sumador
SumadorSumador
Sumador
 
Electrónica digital: Tema 3 Funciones aritméticas y lógicas
Electrónica digital: Tema 3 Funciones aritméticas y lógicas Electrónica digital: Tema 3 Funciones aritméticas y lógicas
Electrónica digital: Tema 3 Funciones aritméticas y lógicas
 
Circuitos combinatorios y Algebra Booleana
Circuitos combinatorios y Algebra BooleanaCircuitos combinatorios y Algebra Booleana
Circuitos combinatorios y Algebra Booleana
 
Sumador restador binario
Sumador restador binarioSumador restador binario
Sumador restador binario
 

Último

Prueba libre de Geografía para obtención título Bachillerato - 2024
Prueba libre de Geografía para obtención título Bachillerato - 2024Prueba libre de Geografía para obtención título Bachillerato - 2024
Prueba libre de Geografía para obtención título Bachillerato - 2024Juan Martín Martín
 
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VSOCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VSYadi Campos
 
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESO
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESOPrueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESO
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESOluismii249
 
Tema 17. Biología de los microorganismos 2024
Tema 17. Biología de los microorganismos 2024Tema 17. Biología de los microorganismos 2024
Tema 17. Biología de los microorganismos 2024IES Vicent Andres Estelles
 
Estrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcciónEstrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcciónLourdes Feria
 
Dinámica florecillas a María en el mes d
Dinámica florecillas a María en el mes dDinámica florecillas a María en el mes d
Dinámica florecillas a María en el mes dstEphaniiie
 
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docxEliaHernndez7
 
6.-Como-Atraer-El-Amor-01-Lain-Garcia-Calvo.pdf
6.-Como-Atraer-El-Amor-01-Lain-Garcia-Calvo.pdf6.-Como-Atraer-El-Amor-01-Lain-Garcia-Calvo.pdf
6.-Como-Atraer-El-Amor-01-Lain-Garcia-Calvo.pdfMiNeyi1
 
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptxRigoTito
 
SESION DE PERSONAL SOCIAL. La convivencia en familia 22-04-24 -.doc
SESION DE PERSONAL SOCIAL.  La convivencia en familia 22-04-24  -.docSESION DE PERSONAL SOCIAL.  La convivencia en familia 22-04-24  -.doc
SESION DE PERSONAL SOCIAL. La convivencia en familia 22-04-24 -.docRodneyFrankCUADROSMI
 
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONALMiNeyi1
 
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAFORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAEl Fortí
 
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLAACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLAJAVIER SOLIS NOYOLA
 
origen y desarrollo del ensayo literario
origen y desarrollo del ensayo literarioorigen y desarrollo del ensayo literario
origen y desarrollo del ensayo literarioELIASAURELIOCHAVEZCA1
 
Infografía EE con pie del 2023 (3)-1.pdf
Infografía EE con pie del 2023 (3)-1.pdfInfografía EE con pie del 2023 (3)-1.pdf
Infografía EE con pie del 2023 (3)-1.pdfAlfaresbilingual
 
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfSELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfAngélica Soledad Vega Ramírez
 
INSTRUCCION PREPARATORIA DE TIRO .pptx
INSTRUCCION PREPARATORIA DE TIRO   .pptxINSTRUCCION PREPARATORIA DE TIRO   .pptx
INSTRUCCION PREPARATORIA DE TIRO .pptxdeimerhdz21
 

Último (20)

Prueba libre de Geografía para obtención título Bachillerato - 2024
Prueba libre de Geografía para obtención título Bachillerato - 2024Prueba libre de Geografía para obtención título Bachillerato - 2024
Prueba libre de Geografía para obtención título Bachillerato - 2024
 
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VSOCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
 
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESO
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESOPrueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESO
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESO
 
Tema 17. Biología de los microorganismos 2024
Tema 17. Biología de los microorganismos 2024Tema 17. Biología de los microorganismos 2024
Tema 17. Biología de los microorganismos 2024
 
Estrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcciónEstrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcción
 
Supuestos_prácticos_funciones.docx
Supuestos_prácticos_funciones.docxSupuestos_prácticos_funciones.docx
Supuestos_prácticos_funciones.docx
 
Power Point: Fe contra todo pronóstico.pptx
Power Point: Fe contra todo pronóstico.pptxPower Point: Fe contra todo pronóstico.pptx
Power Point: Fe contra todo pronóstico.pptx
 
Dinámica florecillas a María en el mes d
Dinámica florecillas a María en el mes dDinámica florecillas a María en el mes d
Dinámica florecillas a María en el mes d
 
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
🦄💫4° SEM32 WORD PLANEACIÓN PROYECTOS DARUKEL 23-24.docx
 
6.-Como-Atraer-El-Amor-01-Lain-Garcia-Calvo.pdf
6.-Como-Atraer-El-Amor-01-Lain-Garcia-Calvo.pdf6.-Como-Atraer-El-Amor-01-Lain-Garcia-Calvo.pdf
6.-Como-Atraer-El-Amor-01-Lain-Garcia-Calvo.pdf
 
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
2 REGLAMENTO RM 0912-2024 DE MODALIDADES DE GRADUACIÓN_.pptx
 
SESION DE PERSONAL SOCIAL. La convivencia en familia 22-04-24 -.doc
SESION DE PERSONAL SOCIAL.  La convivencia en familia 22-04-24  -.docSESION DE PERSONAL SOCIAL.  La convivencia en familia 22-04-24  -.doc
SESION DE PERSONAL SOCIAL. La convivencia en familia 22-04-24 -.doc
 
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
 
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAFORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
 
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLAACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
 
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdfTema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
 
origen y desarrollo del ensayo literario
origen y desarrollo del ensayo literarioorigen y desarrollo del ensayo literario
origen y desarrollo del ensayo literario
 
Infografía EE con pie del 2023 (3)-1.pdf
Infografía EE con pie del 2023 (3)-1.pdfInfografía EE con pie del 2023 (3)-1.pdf
Infografía EE con pie del 2023 (3)-1.pdf
 
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfSELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
 
INSTRUCCION PREPARATORIA DE TIRO .pptx
INSTRUCCION PREPARATORIA DE TIRO   .pptxINSTRUCCION PREPARATORIA DE TIRO   .pptx
INSTRUCCION PREPARATORIA DE TIRO .pptx
 

Diseño de sumadores utilizando compuertas lógicas (1)

  • 1. Diseño de sumadores utilizando compuertas lógicas Veremos primero el diseño de circuitos simple de suma con compuertas lógicas a través expresiones algebraicas lógicas ya que a partir de ellos se puede construir cualquier tipo de operador. Diseño de Semi-Sumador Un circuito combinacional que ejecuta la suma de dos bits se llama semi-sumador. Este circuito no considera acarreo de entrada. La siguiente tabla de verdad de la figura siguiente ilustra la función de suma simple. Bit 1 Bit 2 Suma Acarreo 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Tabla de Verdad Luego se puede obtener las expresiones lógicas de la Suma y del acarreo. Para obtenerlas debemos seleccionar los casos en los que en la salida obtenemos un 1 logico y de ellos chequear que valores necesitamos en los bits de entrada Las expresiones lógicas de S y C (el acarreo) son: la expresión de S corresponde a un OR-EXCLUSIVO, por tanto sería equivalente a: El circuito lógico que cumple con la expresión antes mostrada seria:
  • 2. Circuito Lógico El semi-sumador visto desde afuera, compuesto por 2 entradas y 2 salidas Símbolo Diseño de Sumador Completo El circuito sumador completo es similar al anterior con la única diferencia que contiene una entrada más la cual vendría a ser como un bit más de entrada. Este bit adicional lo podríamos utilizar para considerar el acarreo que se produce por la suma de 2 unos binarios provenientes de otra operación de suma. Un circuito sumador completo puede construirse con dos semi-sumadores y una compuerta OR. El sumador completo se muestra en la siguiente figura, donde se detallan su tabla de verdad y su símbolo. Bit 1 Bit 2 Acarreo In (Bit 3) Suma Acarreo Out 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Las expresiones lógicas para S y Cout podemos escribirlas a partir de la tabla de verdad. Procederemos a continuación a llevar a cabo el proceso de minimización de la expresión lógica anterior, utilizando las leyes básicas del álgebra boolena.
  • 3. Los dos últimos términos que se agregaron son nulos por tanto no afectan el resultado de la función lógica, lo que significa que ambas expresiones son equivalentes. Luego, agrupamos términos factorizando Sacando factor común Aplicando leyes básicas y factorizando nuevamente Finalmente La expresión de Carry Out está dada por:
  • 4. Finalmente el circuito que cumple con la expresión antes mostrada seria: Se puede observar que se compone de dos semi-sumadores donde sus 2 salidas de acarreo son enviadas a una compuerta OR. El sumador completo visto desde afuera, compuesto por 3 entradas y 2 salidas. Símbolo
  • 5. Diseño de Sumador de 2 numeros de 2 bits El numero decimal máximo conformado por 2 bits binarios seria el 3. Al efectuar la suma con 2 operandos de 2 bits el número decimal máximo obtenible seria el 6, por lo que necesitaríamos 3 salidas para poder realizar las operaciones aritméticas. La tabla de la verdad sería la siguiente Numero 1 Numero 2 Suma Suma efectuada Bit 2 (más significativo) Bit 1 Bit 2 (más significativo) Bit 1 Bit 3 (más significativo) Bit 2 Bit 1 0 0 0 1 0 0 1 0+1=1 0 0 1 0 0 1 0 0+2=2 0 0 1 1 0 1 1 0+3=3 0 1 0 0 0 0 1 1+0=1 0 1 0 1 0 1 0 1+1=2 0 1 1 0 0 1 1 1+2=3 0 1 1 1 1 0 0 1+3=4 1 0 0 0 0 1 0 2+0=2 1 0 0 1 0 1 1 2+1=3 1 0 1 0 1 0 0 2+2=4 1 0 1 1 1 0 1 2+3=5 1 1 0 0 0 1 1 3+0=3 1 1 0 1 1 0 0 3+1=4 1 1 1 0 1 0 1 3+2=5 1 1 1 1 1 1 0 3+3=6
  • 6. De la misma manera se puede obtener las expresiones lógicas para cada bit que compone el resultado de la suma, luego de llevar las expresiones a su mínima expresión y resumir el circuito se llega a que el mismo puede ser diseñado con un semi-sumador y un sumador completo.
  • 7. De la misma manera se puede obtener las expresiones lógicas para cada bit que compone el resultado de la suma, luego de llevar las expresiones a su mínima expresión y resumir el circuito se llega a que el mismo puede ser diseñado con un semi-sumador y un sumador completo.