SlideShare uma empresa Scribd logo
1 de 4
Baixar para ler offline
Arquitetura de sistema avançado
ESCOPO
Devidoaodesenvolvimentode maquinasinteligentese dasmalhasdigitais,háanecessidade
de se empregarumaarquiteturade sistemaavançado,de altaeficiênciae neurofórmica.
 Neurofórmica=> imitaçãodamente humana.
Para tal eficiênciae velocidade serãoempregadossistemasbaseadosemFPGA.
- TecnologiaFPGA
FPGA consistememumgrande arranjo de célulaslogicasconfiguráveiscontidosemumúnico
circuitointegrado.Cadaumdestesblocostemcapacidade computacional paraa
implementaçãode funçõeslógicase capacidade de roteamentoparaa comunicaçãoentre
elas.
Diferente de outroscircuitosintegradosdiscretosFPGA nãopossuíplanosANDe OR, sendo
uma grande matrizbidimensionalde blocoslógicosinterconectadoscombarramentosde
entradae saída (IO).
Todas as chavesde interligaçãosãoprogramáveisque dãoapossibilidadede conexãodos
blocoslógicosde acordocom a necessidadee conveniênciadoprojeto.
- Blocosde logicaprogramável
O maisutilizadopelosfabricantesé oblocode memóriaLUT (Look-UpTable),estesblocos
geralmente possuem4ou5 entradasque permite endereçar16 ou 32 célulasde
armazenamento.Estascélulasde memóriasãovoláteis,ouseja,perde-se oconteúdo
armazenadona faltade alimentação.Geralmente sãoutilizadasmemóriasdotipoFlash
EEPROM, que fica designadaacarregar automaticamente ascélulasde armazenamento,assim
que o dispositivoforalimentado.
- Arquiteturageral de roteamento
Arquiteturade roteamentoé aformapelaqual os barramentose chavesde comutação estão
interligados,este roteamentodeve permitirque hajaumacomunicaçãocompletae ao mesmo
tempocom umagrande densidadede portaslogicas.
Classificação:
 Pinos – Entradas e saídas
 Conexão– Ligaçãode umpar de pinos
 Rede – Um conjuntode pinosconectados
 Segmentode Trilha– Segmentosnãointerrompidosporchavesprogramáveis
 Canal de Roteamento –Grupo de duas oumais trilhas
 Blocode conexão – Permite conexãoentreasentradase saídas dosblocos lógicoscom
os segmentosde trilhasnoscanais
- ProjetocomFPGA
Para tal desenvolvimentose divide em5partes:
 Especificaçãoe entradadoprojeto
 Sintese e mapeamento
 Posicionamentoe roteamento
 Verificaçãoe teste
 Programação doFPGA
- Especificaçãoe entradadoprojeto
A especificaçãoé apresentadaemtermosabstratosouemmétodosformais,sendofeitauma
análise de viabilidade doprojetoatravésde simulaçõesde altonível.Utiliza-se linguagemmais
próximapossível dalinguagemhumana.
A entradado projetopode serrealizadade duasformas,atravésde umeditorgráficoque
forneçaa possibilidadede utilizaçãode portaslogicase macro instruções,ouatravésde uma
linguagemde descriçãode hardware (HDL).ExemploaslinguagensVHDLe Verilog.Estas
linguagenspermitemaprogramação de sistemasde maiorcomplexibilidade.
- Síntese logicae mapeamento
A síntese logicaconsiste emduasfasesdistintas,onde executaaoptimizaçãologicapara
minimizarasequaçõesbooleanase mapeamentode tecnologiaparaa conversãodasequações
emcélulasdabibliotecadatecnologiaempregada.Na áreade eletrônicaabibliotecautilizada
é a IEEE Standard Logic1164.
Esta optimizaçãodalogicapermite areduçãoda área a serocupadono circuitointegrado e
reduçãosignificativanoatrasode propagaçãodos sinaisenvolvidos.
O mapeamentoselecionaumconjuntode portaslogicasda bibliotecaparaa optimizaçãoda
área e atraso, levandoemconsideraçãoasrestriçõesarquiteturaisdoFPGA.
- Posicionamentoe Roteamento
O posicionamentoe oroteamentosãodoisprocessosmutuamentedependentes.O
posicionamentoatribui oscomponentesparticularesdocircuitointegradocomosutilizadosno
projeto.Jáo roteamentoatribui trilhase elementosprogramáveis,utilizandoosrecursosde
interconexãopresentes,oroteamentodeve garantir100% das conexõesrequeridas.
- Verificaçãoe teste
A simulaçãonormalmente é efetuadanoprópriosoftware de desenvolvimentoque provem
ferramentasparaa tal. É de suma importância assimulaçõesantesde configuraçãodoFPGA
para que possamser verificadostempose comportamentodasportaslogicasempregadas.
- Programaçãodo FPGA
Apóstodasas açõesanterioresé geradopelosoftware de programaçãoumarquivode
configuraçãoque deverásercarregadono FPGA.Esta gravação pode serexecutadade diversas
formas,como programaçãovia EPROM,via Serial passivaatravésde cabode download,Serial
passivaviamicroprocessadore JTAGque é o padrãoIEEE 1149.1 sendoeste métodoomais
utilizadoporgarantira integridade de componentesindividuaise asinterconexõesdelesnas
placasde circuitoimpresso.
Programação VHDL X Programaçãoem Pooling

Mais conteúdo relacionado

Semelhante a sistema

Linux e zephyr conversando no mesmo SoC
Linux e zephyr conversando no mesmo SoCLinux e zephyr conversando no mesmo SoC
Linux e zephyr conversando no mesmo SoCEmbarcados
 
UFPA PPGCC LPRAD 2014-02 - Edinaldo La-Roque - OPNET - Tutorial Rede LTE Basi...
UFPA PPGCC LPRAD 2014-02 - Edinaldo La-Roque - OPNET - Tutorial Rede LTE Basi...UFPA PPGCC LPRAD 2014-02 - Edinaldo La-Roque - OPNET - Tutorial Rede LTE Basi...
UFPA PPGCC LPRAD 2014-02 - Edinaldo La-Roque - OPNET - Tutorial Rede LTE Basi...Edinaldo La-Roque
 
XML-RPC + Python + Banco de Dados - Fernando Massen
XML-RPC + Python + Banco de Dados - Fernando MassenXML-RPC + Python + Banco de Dados - Fernando Massen
XML-RPC + Python + Banco de Dados - Fernando MassenTchelinux
 
TDC2016SP - Trilha BigData
TDC2016SP - Trilha BigDataTDC2016SP - Trilha BigData
TDC2016SP - Trilha BigDatatdc-globalcode
 
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...fesaab
 
Modernização de código em Xeon® e Xeon Phi™
Modernização de código em Xeon® e Xeon Phi™  Modernização de código em Xeon® e Xeon Phi™
Modernização de código em Xeon® e Xeon Phi™ Intel Software Brasil
 
Artigo sobre a Bahr na Revista Robótica 87
Artigo sobre a Bahr na Revista Robótica 87Artigo sobre a Bahr na Revista Robótica 87
Artigo sobre a Bahr na Revista Robótica 87fluidotronica
 
TDC2016SP - Trilha Linux Embarcado
TDC2016SP - Trilha Linux EmbarcadoTDC2016SP - Trilha Linux Embarcado
TDC2016SP - Trilha Linux Embarcadotdc-globalcode
 
Pcs2031 projeto01 introducao_pic_v4
Pcs2031 projeto01 introducao_pic_v4Pcs2031 projeto01 introducao_pic_v4
Pcs2031 projeto01 introducao_pic_v4Flávia Martins
 
Introdução a Exploração de Software
Introdução a Exploração de SoftwareIntrodução a Exploração de Software
Introdução a Exploração de SoftwareKaique Bonato
 
Ferramentas de Programação Paralela para Arquiteturas Multicore
Ferramentas de Programação Paralela para Arquiteturas MulticoreFerramentas de Programação Paralela para Arquiteturas Multicore
Ferramentas de Programação Paralela para Arquiteturas MulticoreHelton Ritter
 
ATIVIDADE 2 - SISTEMAS DISTRIBUIDOS E REDES - 542023.pdf
ATIVIDADE 2 - SISTEMAS DISTRIBUIDOS E REDES - 542023.pdfATIVIDADE 2 - SISTEMAS DISTRIBUIDOS E REDES - 542023.pdf
ATIVIDADE 2 - SISTEMAS DISTRIBUIDOS E REDES - 542023.pdfgolapey949
 
Projeto e validação de um IP para o padrão JPEG e sua integração a uma plataf...
Projeto e validação de um IP para o padrão JPEG e sua integração a uma plataf...Projeto e validação de um IP para o padrão JPEG e sua integração a uma plataf...
Projeto e validação de um IP para o padrão JPEG e sua integração a uma plataf...Daniel Volpato
 

Semelhante a sistema (20)

Linux e zephyr conversando no mesmo SoC
Linux e zephyr conversando no mesmo SoCLinux e zephyr conversando no mesmo SoC
Linux e zephyr conversando no mesmo SoC
 
Artigo redes
Artigo redesArtigo redes
Artigo redes
 
UFPA PPGCC LPRAD 2014-02 - Edinaldo La-Roque - OPNET - Tutorial Rede LTE Basi...
UFPA PPGCC LPRAD 2014-02 - Edinaldo La-Roque - OPNET - Tutorial Rede LTE Basi...UFPA PPGCC LPRAD 2014-02 - Edinaldo La-Roque - OPNET - Tutorial Rede LTE Basi...
UFPA PPGCC LPRAD 2014-02 - Edinaldo La-Roque - OPNET - Tutorial Rede LTE Basi...
 
XML-RPC + Python + Banco de Dados - Fernando Massen
XML-RPC + Python + Banco de Dados - Fernando MassenXML-RPC + Python + Banco de Dados - Fernando Massen
XML-RPC + Python + Banco de Dados - Fernando Massen
 
TDC2016SP - Trilha BigData
TDC2016SP - Trilha BigDataTDC2016SP - Trilha BigData
TDC2016SP - Trilha BigData
 
[Ottoni micro05] resume
[Ottoni micro05] resume[Ottoni micro05] resume
[Ottoni micro05] resume
 
BANNER DE TI
BANNER DE TIBANNER DE TI
BANNER DE TI
 
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
 
Profibus
ProfibusProfibus
Profibus
 
Modernização de código em Xeon® e Xeon Phi™
Modernização de código em Xeon® e Xeon Phi™  Modernização de código em Xeon® e Xeon Phi™
Modernização de código em Xeon® e Xeon Phi™
 
Lora ns3
Lora ns3Lora ns3
Lora ns3
 
Artigo sobre a Bahr na Revista Robótica 87
Artigo sobre a Bahr na Revista Robótica 87Artigo sobre a Bahr na Revista Robótica 87
Artigo sobre a Bahr na Revista Robótica 87
 
TDC2016SP - Trilha Linux Embarcado
TDC2016SP - Trilha Linux EmbarcadoTDC2016SP - Trilha Linux Embarcado
TDC2016SP - Trilha Linux Embarcado
 
Pcs2031 projeto01 introducao_pic_v4
Pcs2031 projeto01 introducao_pic_v4Pcs2031 projeto01 introducao_pic_v4
Pcs2031 projeto01 introducao_pic_v4
 
Ri a7
Ri a7Ri a7
Ri a7
 
Introdução a Exploração de Software
Introdução a Exploração de SoftwareIntrodução a Exploração de Software
Introdução a Exploração de Software
 
Ferramentas de Programação Paralela para Arquiteturas Multicore
Ferramentas de Programação Paralela para Arquiteturas MulticoreFerramentas de Programação Paralela para Arquiteturas Multicore
Ferramentas de Programação Paralela para Arquiteturas Multicore
 
Industrial ethernet e zigbee
Industrial ethernet e zigbeeIndustrial ethernet e zigbee
Industrial ethernet e zigbee
 
ATIVIDADE 2 - SISTEMAS DISTRIBUIDOS E REDES - 542023.pdf
ATIVIDADE 2 - SISTEMAS DISTRIBUIDOS E REDES - 542023.pdfATIVIDADE 2 - SISTEMAS DISTRIBUIDOS E REDES - 542023.pdf
ATIVIDADE 2 - SISTEMAS DISTRIBUIDOS E REDES - 542023.pdf
 
Projeto e validação de um IP para o padrão JPEG e sua integração a uma plataf...
Projeto e validação de um IP para o padrão JPEG e sua integração a uma plataf...Projeto e validação de um IP para o padrão JPEG e sua integração a uma plataf...
Projeto e validação de um IP para o padrão JPEG e sua integração a uma plataf...
 

Último

A demanda urbana de água corresponde à quantidade total de água necessária pa...
A demanda urbana de água corresponde à quantidade total de água necessária pa...A demanda urbana de água corresponde à quantidade total de água necessária pa...
A demanda urbana de água corresponde à quantidade total de água necessária pa...selevac133
 
AE02 - TEORIAS DA ADMINISTRACAO UNICESUMAR 51/2024
AE02 - TEORIAS DA ADMINISTRACAO UNICESUMAR 51/2024AE02 - TEORIAS DA ADMINISTRACAO UNICESUMAR 51/2024
AE02 - TEORIAS DA ADMINISTRACAO UNICESUMAR 51/2024AssessoriaAcademica9
 
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INOVAÇÃO E PENSAMENTO CRIATI...
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INOVAÇÃO E PENSAMENTO CRIATI...ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INOVAÇÃO E PENSAMENTO CRIATI...
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INOVAÇÃO E PENSAMENTO CRIATI...selevac133
 
A política é tratada como ciência, isto é, um campo específico do conheciment...
A política é tratada como ciência, isto é, um campo específico do conheciment...A política é tratada como ciência, isto é, um campo específico do conheciment...
A política é tratada como ciência, isto é, um campo específico do conheciment...selevac133
 
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...migorof964
 
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxFASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxmigorof964
 
Gerenciando_pequenos_projetos_com_Notion_Leonardo_Martins_AgileTrends2024.pdf
Gerenciando_pequenos_projetos_com_Notion_Leonardo_Martins_AgileTrends2024.pdfGerenciando_pequenos_projetos_com_Notion_Leonardo_Martins_AgileTrends2024.pdf
Gerenciando_pequenos_projetos_com_Notion_Leonardo_Martins_AgileTrends2024.pdfLeonardo Martins
 
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...renodi5734
 
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxFASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxhefifo4687
 
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INTELIGÊNCIA EMOCIONAL - 512...
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INTELIGÊNCIA EMOCIONAL - 512...ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INTELIGÊNCIA EMOCIONAL - 512...
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INTELIGÊNCIA EMOCIONAL - 512...selevac133
 
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...migorof964
 
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxFASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxrenodi5734
 
Quando se trata de inteligência emocional, encontramos inúmeras definições na...
Quando se trata de inteligência emocional, encontramos inúmeras definições na...Quando se trata de inteligência emocional, encontramos inúmeras definições na...
Quando se trata de inteligência emocional, encontramos inúmeras definições na...migorof964
 
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...selevac133
 
ATIVIDADE 1 FSCE - FORMAÇÃO SOCIOCULTURAL E ÉTICA I.docx
ATIVIDADE 1 FSCE - FORMAÇÃO SOCIOCULTURAL E ÉTICA I.docxATIVIDADE 1 FSCE - FORMAÇÃO SOCIOCULTURAL E ÉTICA I.docx
ATIVIDADE 1 FSCE - FORMAÇÃO SOCIOCULTURAL E ÉTICA I.docxselevac133
 
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...xokece8239
 
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...renodi5734
 

Último (17)

A demanda urbana de água corresponde à quantidade total de água necessária pa...
A demanda urbana de água corresponde à quantidade total de água necessária pa...A demanda urbana de água corresponde à quantidade total de água necessária pa...
A demanda urbana de água corresponde à quantidade total de água necessária pa...
 
AE02 - TEORIAS DA ADMINISTRACAO UNICESUMAR 51/2024
AE02 - TEORIAS DA ADMINISTRACAO UNICESUMAR 51/2024AE02 - TEORIAS DA ADMINISTRACAO UNICESUMAR 51/2024
AE02 - TEORIAS DA ADMINISTRACAO UNICESUMAR 51/2024
 
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INOVAÇÃO E PENSAMENTO CRIATI...
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INOVAÇÃO E PENSAMENTO CRIATI...ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INOVAÇÃO E PENSAMENTO CRIATI...
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INOVAÇÃO E PENSAMENTO CRIATI...
 
A política é tratada como ciência, isto é, um campo específico do conheciment...
A política é tratada como ciência, isto é, um campo específico do conheciment...A política é tratada como ciência, isto é, um campo específico do conheciment...
A política é tratada como ciência, isto é, um campo específico do conheciment...
 
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
 
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxFASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
 
Gerenciando_pequenos_projetos_com_Notion_Leonardo_Martins_AgileTrends2024.pdf
Gerenciando_pequenos_projetos_com_Notion_Leonardo_Martins_AgileTrends2024.pdfGerenciando_pequenos_projetos_com_Notion_Leonardo_Martins_AgileTrends2024.pdf
Gerenciando_pequenos_projetos_com_Notion_Leonardo_Martins_AgileTrends2024.pdf
 
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
 
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxFASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
 
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INTELIGÊNCIA EMOCIONAL - 512...
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INTELIGÊNCIA EMOCIONAL - 512...ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INTELIGÊNCIA EMOCIONAL - 512...
ATIVIDADE 1 - ESTUDO CONTEMPORÂNEO E TRANSVERSAL INTELIGÊNCIA EMOCIONAL - 512...
 
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
Na unidade I, Valenciano (2024) cita três lições para a melhor compreensão da...
 
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docxFASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
FASE A1 de 2024 - Logica de Programacao e Algoritmos.docx
 
Quando se trata de inteligência emocional, encontramos inúmeras definições na...
Quando se trata de inteligência emocional, encontramos inúmeras definições na...Quando se trata de inteligência emocional, encontramos inúmeras definições na...
Quando se trata de inteligência emocional, encontramos inúmeras definições na...
 
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
 
ATIVIDADE 1 FSCE - FORMAÇÃO SOCIOCULTURAL E ÉTICA I.docx
ATIVIDADE 1 FSCE - FORMAÇÃO SOCIOCULTURAL E ÉTICA I.docxATIVIDADE 1 FSCE - FORMAÇÃO SOCIOCULTURAL E ÉTICA I.docx
ATIVIDADE 1 FSCE - FORMAÇÃO SOCIOCULTURAL E ÉTICA I.docx
 
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
Com base na imagem apresentada e em seus conhecimentos sobre a implementação ...
 
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
O horário político obrigatório suscitou inúmeros questionamentos em D. Matild...
 

sistema

  • 1. Arquitetura de sistema avançado ESCOPO Devidoaodesenvolvimentode maquinasinteligentese dasmalhasdigitais,háanecessidade de se empregarumaarquiteturade sistemaavançado,de altaeficiênciae neurofórmica.  Neurofórmica=> imitaçãodamente humana. Para tal eficiênciae velocidade serãoempregadossistemasbaseadosemFPGA. - TecnologiaFPGA FPGA consistememumgrande arranjo de célulaslogicasconfiguráveiscontidosemumúnico circuitointegrado.Cadaumdestesblocostemcapacidade computacional paraa implementaçãode funçõeslógicase capacidade de roteamentoparaa comunicaçãoentre elas. Diferente de outroscircuitosintegradosdiscretosFPGA nãopossuíplanosANDe OR, sendo uma grande matrizbidimensionalde blocoslógicosinterconectadoscombarramentosde entradae saída (IO). Todas as chavesde interligaçãosãoprogramáveisque dãoapossibilidadede conexãodos blocoslógicosde acordocom a necessidadee conveniênciadoprojeto. - Blocosde logicaprogramável O maisutilizadopelosfabricantesé oblocode memóriaLUT (Look-UpTable),estesblocos geralmente possuem4ou5 entradasque permite endereçar16 ou 32 célulasde armazenamento.Estascélulasde memóriasãovoláteis,ouseja,perde-se oconteúdo armazenadona faltade alimentação.Geralmente sãoutilizadasmemóriasdotipoFlash
  • 2. EEPROM, que fica designadaacarregar automaticamente ascélulasde armazenamento,assim que o dispositivoforalimentado. - Arquiteturageral de roteamento Arquiteturade roteamentoé aformapelaqual os barramentose chavesde comutação estão interligados,este roteamentodeve permitirque hajaumacomunicaçãocompletae ao mesmo tempocom umagrande densidadede portaslogicas. Classificação:  Pinos – Entradas e saídas  Conexão– Ligaçãode umpar de pinos  Rede – Um conjuntode pinosconectados  Segmentode Trilha– Segmentosnãointerrompidosporchavesprogramáveis  Canal de Roteamento –Grupo de duas oumais trilhas  Blocode conexão – Permite conexãoentreasentradase saídas dosblocos lógicoscom os segmentosde trilhasnoscanais
  • 3. - ProjetocomFPGA Para tal desenvolvimentose divide em5partes:  Especificaçãoe entradadoprojeto  Sintese e mapeamento  Posicionamentoe roteamento  Verificaçãoe teste  Programação doFPGA - Especificaçãoe entradadoprojeto A especificaçãoé apresentadaemtermosabstratosouemmétodosformais,sendofeitauma análise de viabilidade doprojetoatravésde simulaçõesde altonível.Utiliza-se linguagemmais próximapossível dalinguagemhumana. A entradado projetopode serrealizadade duasformas,atravésde umeditorgráficoque forneçaa possibilidadede utilizaçãode portaslogicase macro instruções,ouatravésde uma linguagemde descriçãode hardware (HDL).ExemploaslinguagensVHDLe Verilog.Estas linguagenspermitemaprogramação de sistemasde maiorcomplexibilidade. - Síntese logicae mapeamento A síntese logicaconsiste emduasfasesdistintas,onde executaaoptimizaçãologicapara minimizarasequaçõesbooleanase mapeamentode tecnologiaparaa conversãodasequações emcélulasdabibliotecadatecnologiaempregada.Na áreade eletrônicaabibliotecautilizada é a IEEE Standard Logic1164. Esta optimizaçãodalogicapermite areduçãoda área a serocupadono circuitointegrado e reduçãosignificativanoatrasode propagaçãodos sinaisenvolvidos. O mapeamentoselecionaumconjuntode portaslogicasda bibliotecaparaa optimizaçãoda área e atraso, levandoemconsideraçãoasrestriçõesarquiteturaisdoFPGA. - Posicionamentoe Roteamento O posicionamentoe oroteamentosãodoisprocessosmutuamentedependentes.O posicionamentoatribui oscomponentesparticularesdocircuitointegradocomosutilizadosno projeto.Jáo roteamentoatribui trilhase elementosprogramáveis,utilizandoosrecursosde interconexãopresentes,oroteamentodeve garantir100% das conexõesrequeridas. - Verificaçãoe teste A simulaçãonormalmente é efetuadanoprópriosoftware de desenvolvimentoque provem ferramentasparaa tal. É de suma importância assimulaçõesantesde configuraçãodoFPGA para que possamser verificadostempose comportamentodasportaslogicasempregadas.
  • 4. - Programaçãodo FPGA Apóstodasas açõesanterioresé geradopelosoftware de programaçãoumarquivode configuraçãoque deverásercarregadono FPGA.Esta gravação pode serexecutadade diversas formas,como programaçãovia EPROM,via Serial passivaatravésde cabode download,Serial passivaviamicroprocessadore JTAGque é o padrãoIEEE 1149.1 sendoeste métodoomais utilizadoporgarantira integridade de componentesindividuaise asinterconexõesdelesnas placasde circuitoimpresso. Programação VHDL X Programaçãoem Pooling