SlideShare uma empresa Scribd logo
1 de 19
MEMORIA  CACHE
Son los sistema de memoria multinivel (cache)
Son un esfuerzo para evitar el numero de peticiones realizadas por cada CPU al bus
Los cache son pequeños y rápidas (y por lo caras)
Se basan en el principio de la localidad lo que significa quedada la fundamental naturaleza.
Los datos memorias en la cache se organizan  en el bloques denominado líneas.
Las líneas son cache como copias exactas de los datos situados en la memoria externa
Las marcas empleadas (tags) que significa a cada línea.
El empleo de la memoria cache se a popularizado como medidas para acelerar el tiempo de acceso a la memoria principal incluso  En los sistemas monoprocesador.
Aumenta la velocidad de dicha memoria y, por lo tanto encarecer los sistemas.
La memoria es actualizada por los cache locales pueden tener un gran impacto en las presentaciones de un sistema multiprocesador
Básicamente hay 2 métodos
Escritura continua Requiere que todas las escrituras realizadas en el cache actualicen asimismo los datos de memoria principal.
Copia posterior Es un sistema mucho mas eficiente, aunque también mas complejos de implementar.
Este sistema requiere un acceso concurrente a las marcas (tags)  Del cache por partes de bus del procesador.
sin dicho acceso concurrente, el procesador no podría acceder al cache.
El resultado es que se produce frecuentemente atasco del procesador y consecuente bajo rendimiento
A su vez hay varios protocolos asociados con el sondeos del bus para el movimiento de los datos y los masajes entre los cache.
Memoria caché: Sistemas multinivel para acelerar accesos

Mais conteúdo relacionado

Mais procurados (18)

Bios y Memoria Cache
Bios y Memoria CacheBios y Memoria Cache
Bios y Memoria Cache
 
Memoria caché (Explicación)
Memoria caché  (Explicación)  Memoria caché  (Explicación)
Memoria caché (Explicación)
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
 
Procesador tics...
Procesador tics...Procesador tics...
Procesador tics...
 
Memoria caché y virtual
Memoria caché y virtualMemoria caché y virtual
Memoria caché y virtual
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Hernan espinoza 5to_b_t#4
Hernan espinoza 5to_b_t#4Hernan espinoza 5to_b_t#4
Hernan espinoza 5to_b_t#4
 
Procesos de la memoria
Procesos de la memoriaProcesos de la memoria
Procesos de la memoria
 
Alex tomarema 5_b_t#4
Alex tomarema 5_b_t#4Alex tomarema 5_b_t#4
Alex tomarema 5_b_t#4
 
Dispositivos de memoria
Dispositivos de memoriaDispositivos de memoria
Dispositivos de memoria
 
Memoria Ram
Memoria RamMemoria Ram
Memoria Ram
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Memoria
MemoriaMemoria
Memoria
 
Tipos de memoria ram
Tipos de memoria ramTipos de memoria ram
Tipos de memoria ram
 
Memoria ram
Memoria ramMemoria ram
Memoria ram
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Memoria ram
Memoria ramMemoria ram
Memoria ram
 
Eduardo evas 5_a _t4
Eduardo evas 5_a _t4Eduardo evas 5_a _t4
Eduardo evas 5_a _t4
 

Destaque (20)

Gu a movimientos_de_musculaci_n_mujeres
Gu a movimientos_de_musculaci_n_mujeresGu a movimientos_de_musculaci_n_mujeres
Gu a movimientos_de_musculaci_n_mujeres
 
Fotos úni..
Fotos úni..Fotos úni..
Fotos úni..
 
Criterios de evaluacion www
Criterios de evaluacion wwwCriterios de evaluacion www
Criterios de evaluacion www
 
Seguridad y software libre
Seguridad y software libreSeguridad y software libre
Seguridad y software libre
 
Herramientas web 2.0
Herramientas web 2.0Herramientas web 2.0
Herramientas web 2.0
 
Murcia
MurciaMurcia
Murcia
 
La computadora
La computadoraLa computadora
La computadora
 
Seguridad laboral
Seguridad laboralSeguridad laboral
Seguridad laboral
 
Spy kids 2. steffany
Spy kids 2. steffanySpy kids 2. steffany
Spy kids 2. steffany
 
Vih sida
Vih sidaVih sida
Vih sida
 
Tecnologías para alcaldías de Uruguay
Tecnologías para alcaldías de UruguayTecnologías para alcaldías de Uruguay
Tecnologías para alcaldías de Uruguay
 
Tics cata
Tics cataTics cata
Tics cata
 
Lujuriashop
LujuriashopLujuriashop
Lujuriashop
 
10 pistas sobre twitter y la comunicación
10 pistas sobre twitter y la comunicación10 pistas sobre twitter y la comunicación
10 pistas sobre twitter y la comunicación
 
Proyecto dedos.
Proyecto dedos.Proyecto dedos.
Proyecto dedos.
 
Findemaster
FindemasterFindemaster
Findemaster
 
Luju
LujuLuju
Luju
 
Badmintón claudio rios
Badmintón claudio riosBadmintón claudio rios
Badmintón claudio rios
 
Aureo
AureoAureo
Aureo
 
Corpus alemán
Corpus  alemánCorpus  alemán
Corpus alemán
 

Semelhante a Memoria caché: Sistemas multinivel para acelerar accesos

Programación Paralela - Conceptos y diseño de sistemas distribuidos
Programación Paralela - Conceptos y diseño de sistemas distribuidosProgramación Paralela - Conceptos y diseño de sistemas distribuidos
Programación Paralela - Conceptos y diseño de sistemas distribuidosJose Moyano
 
Modelos de acceso a la memoria(uma,numa,coma,norma)
Modelos de acceso a la memoria(uma,numa,coma,norma)Modelos de acceso a la memoria(uma,numa,coma,norma)
Modelos de acceso a la memoria(uma,numa,coma,norma)UAEMex
 
Gestion De Memoria
Gestion De MemoriaGestion De Memoria
Gestion De Memoriaguestaff6d2
 
Documental de Arquitecturas Avanzadas (Computación)
Documental de Arquitecturas Avanzadas (Computación)Documental de Arquitecturas Avanzadas (Computación)
Documental de Arquitecturas Avanzadas (Computación)Kelwin Gamez
 
Gestiond memoria-pnfi
Gestiond memoria-pnfiGestiond memoria-pnfi
Gestiond memoria-pnfipuracastillo
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoriapuracastillo
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoriapuracastillo
 
Administración de la memoria
Administración de la memoriaAdministración de la memoria
Administración de la memoriaBeatriz Pérez
 
Buses, Direccionamiento, Temporizacion
Buses, Direccionamiento, TemporizacionBuses, Direccionamiento, Temporizacion
Buses, Direccionamiento, TemporizacionYESENIA CETINA
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...gabrieladwarf
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...gabrieladwarf
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...gabrieladwarf
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...gabrieladwarf
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...gabrieladwarf
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...gabrieladwarf
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...gabrieladwarf
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...gabrieladwarf
 

Semelhante a Memoria caché: Sistemas multinivel para acelerar accesos (20)

Programación Paralela - Conceptos y diseño de sistemas distribuidos
Programación Paralela - Conceptos y diseño de sistemas distribuidosProgramación Paralela - Conceptos y diseño de sistemas distribuidos
Programación Paralela - Conceptos y diseño de sistemas distribuidos
 
Modelos de acceso a la memoria(uma,numa,coma,norma)
Modelos de acceso a la memoria(uma,numa,coma,norma)Modelos de acceso a la memoria(uma,numa,coma,norma)
Modelos de acceso a la memoria(uma,numa,coma,norma)
 
Gestion De Memoria
Gestion De MemoriaGestion De Memoria
Gestion De Memoria
 
Unidad 4
Unidad 4Unidad 4
Unidad 4
 
Documental de Arquitecturas Avanzadas (Computación)
Documental de Arquitecturas Avanzadas (Computación)Documental de Arquitecturas Avanzadas (Computación)
Documental de Arquitecturas Avanzadas (Computación)
 
Gestiond memoria-pnfi
Gestiond memoria-pnfiGestiond memoria-pnfi
Gestiond memoria-pnfi
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoria
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoria
 
Unidad VI
Unidad VIUnidad VI
Unidad VI
 
Administración de la memoria
Administración de la memoriaAdministración de la memoria
Administración de la memoria
 
7 memoria cache
7 memoria cache7 memoria cache
7 memoria cache
 
Buses, Direccionamiento, Temporizacion
Buses, Direccionamiento, TemporizacionBuses, Direccionamiento, Temporizacion
Buses, Direccionamiento, Temporizacion
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...
 
Gabriela melero mesa ...
Gabriela melero mesa                                                         ...Gabriela melero mesa                                                         ...
Gabriela melero mesa ...
 

Memoria caché: Sistemas multinivel para acelerar accesos

  • 2. Son los sistema de memoria multinivel (cache)
  • 3. Son un esfuerzo para evitar el numero de peticiones realizadas por cada CPU al bus
  • 4. Los cache son pequeños y rápidas (y por lo caras)
  • 5. Se basan en el principio de la localidad lo que significa quedada la fundamental naturaleza.
  • 6. Los datos memorias en la cache se organizan en el bloques denominado líneas.
  • 7. Las líneas son cache como copias exactas de los datos situados en la memoria externa
  • 8. Las marcas empleadas (tags) que significa a cada línea.
  • 9. El empleo de la memoria cache se a popularizado como medidas para acelerar el tiempo de acceso a la memoria principal incluso En los sistemas monoprocesador.
  • 10. Aumenta la velocidad de dicha memoria y, por lo tanto encarecer los sistemas.
  • 11. La memoria es actualizada por los cache locales pueden tener un gran impacto en las presentaciones de un sistema multiprocesador
  • 12. Básicamente hay 2 métodos
  • 13. Escritura continua Requiere que todas las escrituras realizadas en el cache actualicen asimismo los datos de memoria principal.
  • 14. Copia posterior Es un sistema mucho mas eficiente, aunque también mas complejos de implementar.
  • 15. Este sistema requiere un acceso concurrente a las marcas (tags) Del cache por partes de bus del procesador.
  • 16. sin dicho acceso concurrente, el procesador no podría acceder al cache.
  • 17. El resultado es que se produce frecuentemente atasco del procesador y consecuente bajo rendimiento
  • 18. A su vez hay varios protocolos asociados con el sondeos del bus para el movimiento de los datos y los masajes entre los cache.