SlideShare uma empresa Scribd logo
1 de 44
Basisinformationstechnologie I
Wintersemester 2013/14
22. Januar 2014 – Kurzwiederholung / Klausurvorbereitung II

Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung
Jan G. Wieners // jan.wieners@uni-koeln.de
Strukturierte Computerorganisation nach Tanenbaum
Ebene 5

Problemorientierte Sprache

Ebene 4

Assemblersprache

Ebene 3

Betriebssystemmaschine

Ebene 2

Befehlssatzarchitektur (ISA)

Ebene 1

Mikroarchitektur

Ebene 0

Digitale Logik
Integrationsgrad: absolute Anzahl von Transistoren
in einem Integrierten Schaltkreis
Größenordnungen:





SSI – Small Scale Integration: 1 bis 10 Gatter
MSI – Medium Scale Integration: 10 bis 100 Gatter
LSI – Large Scale Integration: 100 bis 100.000 G.
VLSI – Very Large Scale Integration: > 100.000 G.

(vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 167.)
(Logik)Gatter
Vereinfacht: Blackbox mit n Eingängen und einem
Ausgang
A

&

Y

B

Eingänge / Ausgang: Spannungszustände, i.e. 0
Volt für 0 und 5 Volt für 1
Gattertypen: UND / AND –Gatter  Konjunktion

Symbol (nach IEC 60617-12)
IEC: International Electrotechnical Commission

A

0

?

0

1

?

1

Wahrheitstabelle

Y

0

Funktion
Y=A⋀B

B

0

?

1

1

?
Gattertypen: ODER / OR –Gatter  Disjunktion
Symbol

Funktion
Y=A⋁B

Wahrheitstabelle
A

B

Y

0

0

?

0

1

?

1

0

?

1

1

?
Gattertypen: NICHT / NOT –Gatter  Negation
Symbol

Funktion
Y = ¬A
oder
Y=A

Wahrheitstabelle
A

Y

0

?

1

?
Gattertypen: NICHT UND / NAND Gatter
Symbol

Funktion
Y=A⋀B
oder
Y = ¬(A ⋀ B)

Wahrheitstabelle
A

B

Y

0

0

?

0

1

?

1

0

?

1

1

?
Gattertypen: NICHT ODER / NOR Gatter
Symbol

Funktion
Y=A⋁B
oder
Y = ¬(A ⋁ B)

Wahrheitstabelle
A

B

Y

0

0

?

0

1

?

1

0

?

1

1

?
Übungsaufgaben
Bestimmen Sie die vollständigen Wahrheitstabellen
für die folgenden Funktionsgleichungen:
1.

Y = (A ⋁ B) ⋀ ¬A

2.

Y = (A ⋀ B) ⋀ ¬ (B ⋁ A)

3.

Y = (A ⋀ B) ⋁ (A ⋀ C)
Schritt 1
Bestimmen Sie die vollständige Wahrheitstabelle für
die folgende Funktionsgleichung:
Y = (A ⋁ B) ⋀ ¬A

A
0
0
1
1

B
0
1
0
1
Schritt 2
Bestimmen Sie die vollständige Wahrheitstabelle für
die folgende Funktionsgleichung:
Y = (A ⋁ B) ⋀ ¬A

A
0
0
1
1

B
0
1
0
1

A⋁B
0
1
1
1
Schritt 3
Bestimmen Sie die vollständige Wahrheitstabelle für
die folgende Funktionsgleichung:
Y = (A ⋁ B) ⋀ ¬A

A
0
0
1
1

B
0
1
0
1

A⋁B
0
1
1
1

¬A
1
1
0
0
Schritt 4
Bestimmen Sie die vollständige Wahrheitstabelle für
die folgende Funktionsgleichung:
Y = (A ⋁ B) ⋀ ¬A

A
0
0
1
1

B
0
1
0
1

A⋁B
0
1
1
1

¬A
1
1
0
0

Y
0
1
0
0
Übung 2.2
Bestimmen Sie die vollständige Wahrheitstabelle für
die folgende Funktionsgleichung:
Y = (A ⋀ B) ⋀ ¬ (B ⋁ A)
A B A ⋀ B B ⋁ A ¬ (B ⋁ A) Y = (A ⋀ B)
⋀ ¬ (B ⋁ A)
0 0
0 1

0
0

0
1

1
0

0
0

1 0
1 1

0
1

1
1

0
0

0
0
Übung 2.3
Bestimmen Sie die vollständige Wahrheitstabelle für die folgende
Funktionsgleichung:

Y = (A ⋀ B) ⋁ (A ⋀ C)
A

B

C

A⋀B

A⋀C

Y = (A ⋀ B)
⋁ (A ⋀ C)

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

0

1

1

0

0

0

1

0

0

0

0

0

1

0

1

0

1

1

1

1

0

1

0

1

1

1

1

1

1

1
Übung 3
Bestimmen Sie die Wahrheitstabelle für die
folgende Schaltung:

A B C Y
Übung 3
Bestimmen Sie die Wahrheitstabelle für die
folgende Schaltung:

A
0
0
1
1

BCY
0 1 0
1 1 0
0 1 0
1 0 1
…und die Klausur?
Rechnertechnologie II



Strukturierte Computerorganisation (Tanenbaum) !
(Logik)Gatter







Transistoren !
Integrierte Schaltkreise !
Integrationsgrad
Gattertypen !

Boolesche- / Schaltalgebra !
Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf
und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und
beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
D
C

E
A

B

C

D

E

Z

0

0

1

1

1

0

0

1

1

1

0

1

1

0

1

0

1

1

1

1

0

1

1

0

Z = (A ⋀ B) ⋁ (A ⋀ B)

 Exklusives ODER
De Morgan‘sche Gesetze
Augustus De Morgan
(1806 – 1871)
Erstes Gesetz: Z = ¬(A ⋀ B) = ¬A ⋁ ¬B
A B A ⋀ B ¬(A ⋀ B) ¬A

¬B ¬A ⋁ ¬B

0 0

0

1

1

1

1

0 1

0

1

1

0

1

1 0

0

1

0

1

1

1 1

1

0

0

0

0
De Morgan‘sche Gesetze
Zweites Gesetz: Z = ¬(A ⋁ B) = ¬A ⋀ ¬B
A B A ⋁ B ¬(A ⋁ B) ¬A

¬B ¬A ⋀ ¬B

0 0

0

1

1

1

1

0 1

1

0

1

0

0

1 0

1

0

0

1

0

1 1

1

0

0

0

0
…und die Praxis….
Zur Realisierung der Schaltungen stehen nur
bestimmte Gattertypen (UND, ODER, NOR, NAND)
zur Verfügung.
Beispiel 1: Umformung UND zu ODER

X=A⋀B=A⋀B
…und die Praxis….
Zur Realisierung der Schaltungen stehen nur
bestimmte Gattertypen (UND, ODER, NOR, NAND)
zur Verfügung.
Beispiel 1: Umformung UND zu ODER

X=A⋀B=A⋀B=A⋁B
…und die Praxis….
Zur Realisierung der Schaltungen stehen nur
bestimmte Gattertypen (UND, ODER, NOR, NAND)
zur Verfügung.
Beispiel 1: Umformung UND zu ODER
X=A⋀B=A⋀B=A⋁B
Beispiel 2: Umformung ODER zu UND

Y=A⋁B=A⋁B=A⋀B
Übungsaufgabe
Realisieren Sie die Schaltung für den Term
A ⋁ B, indem Sie ausschließlich NAND-Gatter
verwenden.
Z

=A⋁ B

A
=A⋁ B
=A⋀ B

Z
B
Übung
Bestimmen Sie bitte die Wahrheitstabelle für die im
Folgenden dargestellte Schaltung:

A

B

¬A

¬B

C

D

Z

Ü
Rechenschaltungen: Halbaddierer
Ein Halbaddierer kann zwei Binärziffern nach den
folgenden Regeln addieren:
0+0= 0
0+1= 1
1+0= 1
1 + 1 = 10
Aufbau / Anforderungen:
 Eingänge: Die eine zu addierende Binärziffer erhält den
Variablennamen A, die andere den Variablennamen B
 Ausgänge: Die Schaltung muss über zwei Ausgänge verfügen
 Einen Ausgang Z für die Wertigkeit 20 und
 Einen Ausgang Ü für den Übertrag, d.h. 21
Rechenschaltungen: Halbaddierer
Aus der Zuordnung der Ziffer 0 mit dem binären
Zustand 0 und der Ziffer 1 mit dem binären Zustand
1 ergibt sich folgende Wahrheitstabelle für den
Halbaddierer:
Fall A B Ü Z
1

0 0 0 0

2

0 1 0 1

3

1 0 0 1

4

1 1 1 0

 Der Übertrag Ü ist wahr (und nur dann wahr)
bzw. 1, wenn beide Eingänge Geschaltet sind.
Ü=A⋀B
 Z ist wahr, wenn einer der beiden Eingänge
geschaltet ist, nicht jedoch beide gleichzeitig
geschaltet sind.
 Z = (A ⋀ B) ⋁ (A ⋀ B)

Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 461 ff.
SR-Latch / SR-Speicher-Flipflop
Schaltungen mit Speicherwirkung: Flipflops

Flipflops = bistabile Kippstufen; verfügen über die
Möglichkeit, einen Zustand (d.h. ein Bit) zu speichern
 Basale Schaltung, die eine Datenmenge von einem
Bit über eine lange Zeit speichern kann
Unterscheidung von Flipflops in
 Taktgesteuerte (Zusätzlich zu den zwei Eingängen wird ein
Taktsignal eingespeist)
 Taktzustandsgesteuerte Flipflops
 Auffang-Flipflops

 Taktflankengesteuerte Flipflops
 …

 Nicht taktgesteuerte Flipflops
 Speicher-Flipflops (Latch-Flipflops)
Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 184.
Nicht-taktgesteuerte Flipflops: NOR-Latch

Ein einfaches nicht-taktgesteuertes Flipflop lässt
sich aus zwei NOR-Gattern aufbauen
 wird als NOR-Latch (latch = Klinke, einrasten)
bzw. SR-Latch bezeichnet
Ein SR-Latch verfügt über:
 Zwei Eingänge:
 S zum Setzen
 R zum Zurücksetzen (reset, löschen)

 Zwei Ausgänge:
Q
 ¬Q
SR-Latch / SR-Speicher-Flipflop – stabile Zustände

NOR-Latch im Zustand 0

NOR-Latch im Zustand 1
SR-Latch / SR-Speicher-Flipflop  Annahme Q=0
NOR-Latch im Zustand Q=0 – so funktioniert‘s
 Grundannahmen (sehr wichtig!):

 Wir nehmen an, dass S und R gleich 0 sind – dieser Zustand wird
als der Normal- oder Ruhezustand bezeichnet
 Wir nehmen an, dass Q gleich 0 ist

 Ablauf:

 Da Q in das obere NOR-Gatter zurückgespeist wird
(Rückgekoppelte Schaltung), liegen beide Eingänge
des Gatters auf 0, der Ausgang ¬Q entsprechend
auf 1.
 Die 1 von ¬Q wird in das untere Gatter
eingespeist,
das dann die Eingangsbelegung 1
und 0 hat.
Daraus ergibt sich Q gleich 0.
  Das NOR-Latch erreicht einen
stabilen Zustand
Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte –
Grundlagen. 2006, 5.Auflage. S. 179 ff)
SR-Latch / SR-Speicher-Flipflop  Annahme Q=1

NOR-Latch im Zustand Q=1 – so funktioniert‘s
 Grundannahmen :
 Wir nehmen an, dass S und R gleich 0 sind.
 Wir nehmen an, dass Q gleich 1 ist

 Ablauf:
 Da Q in das obere NOR-Gatter zurückgespeist
wird, liegen die Eingänge des oberen Gatters
auf 0 (von S) und 1 (von Q), der Ausgang ¬Q entsprechend
auf 0.
 Da ¬Q in das untere Gatter
eingespeist wird, liegt an Q der Wert
1 an.
  Das NOR-Latch erreicht einen
stabilen Zustand
Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte –
Grundlagen. 2006, 5.Auflage. S. 179 ff)
SR-Latch / SR-Speicher-Flipflop  Eingang S=1

Schritt 1
 Wir setzen S auf 1, während R auf 0 gesetzt ist.

Was geschieht?
Flipflops und die Praxis
Mit Flipflops lassen sich Speicher
realisieren – z.B. Register oder
Cache-Speicher.
Hauptspeicher wird zumeist nicht
über Flipflops, sondern über einzelne
Transistoren und Kondensatoren
realisiert.
 Pro: Günstig in der Produktion
 Contra: Kondensatoren müssen
regelmäßig aufgefrischt werden, da sie
ansonsten ihre Ladung verlieren.
…und die Klausur?
Rechnertechnologie III






Boolesche- / Schaltalgebra !
De Morgan‘sche Gesetze: Umformung von
Termen
Rechenschaltung: Halb- und Volladdierer !
Eine Schaltung mit Speicherwirkung: Flipflop !
(Für die Klausur: basales Wissen um
Funktionsweise, Sinn und Zweck der Schaltung)
/

Mais conteúdo relacionado

Destaque

Caros Wunsch Slide
Caros Wunsch SlideCaros Wunsch Slide
Caros Wunsch Slidealberat22
 
Síntesis de Diseño e Interacción Humano Computadora
Síntesis de Diseño e Interacción Humano ComputadoraSíntesis de Diseño e Interacción Humano Computadora
Síntesis de Diseño e Interacción Humano ComputadoraOmar Sosa-Tzec
 
EVALUACIÓN DEL DESEMPEÑO DOCENTE
EVALUACIÓN DEL DESEMPEÑO DOCENTE EVALUACIÓN DEL DESEMPEÑO DOCENTE
EVALUACIÓN DEL DESEMPEÑO DOCENTE Carlos Vinueza
 
Procesos cognitivos y HCI
Procesos cognitivos y HCIProcesos cognitivos y HCI
Procesos cognitivos y HCIOmar Sosa-Tzec
 
Anmach-Sprueche
 Anmach-Sprueche Anmach-Sprueche
Anmach-Spruechesandwater
 
Content für das Enterprise 2.0 - 5 Thesen
Content für das Enterprise 2.0 - 5 ThesenContent für das Enterprise 2.0 - 5 Thesen
Content für das Enterprise 2.0 - 5 ThesenMichael Hafner
 
Studentische Zusammenfassung: Was ist Facebook im Jahr 2013?
Studentische Zusammenfassung: Was ist Facebook im Jahr 2013?Studentische Zusammenfassung: Was ist Facebook im Jahr 2013?
Studentische Zusammenfassung: Was ist Facebook im Jahr 2013?C H
 
Gründernacht rhein main frankfurt 14.12.
Gründernacht rhein main frankfurt 14.12.Gründernacht rhein main frankfurt 14.12.
Gründernacht rhein main frankfurt 14.12.Für-Gründer.de
 
Crossmedia ist Alltag
Crossmedia ist AlltagCrossmedia ist Alltag
Crossmedia ist AlltagC H
 
Crowd funding monitor 2011
Crowd funding monitor 2011Crowd funding monitor 2011
Crowd funding monitor 2011Für-Gründer.de
 

Destaque (13)

Caros Wunsch Slide
Caros Wunsch SlideCaros Wunsch Slide
Caros Wunsch Slide
 
Reunion De Padres
Reunion De PadresReunion De Padres
Reunion De Padres
 
Síntesis de Diseño e Interacción Humano Computadora
Síntesis de Diseño e Interacción Humano ComputadoraSíntesis de Diseño e Interacción Humano Computadora
Síntesis de Diseño e Interacción Humano Computadora
 
EVALUACIÓN DEL DESEMPEÑO DOCENTE
EVALUACIÓN DEL DESEMPEÑO DOCENTE EVALUACIÓN DEL DESEMPEÑO DOCENTE
EVALUACIÓN DEL DESEMPEÑO DOCENTE
 
Ano, meses y semanas
Ano, meses y semanasAno, meses y semanas
Ano, meses y semanas
 
Procesos cognitivos y HCI
Procesos cognitivos y HCIProcesos cognitivos y HCI
Procesos cognitivos y HCI
 
Anmach-Sprueche
 Anmach-Sprueche Anmach-Sprueche
Anmach-Sprueche
 
Content für das Enterprise 2.0 - 5 Thesen
Content für das Enterprise 2.0 - 5 ThesenContent für das Enterprise 2.0 - 5 Thesen
Content für das Enterprise 2.0 - 5 Thesen
 
Studentische Zusammenfassung: Was ist Facebook im Jahr 2013?
Studentische Zusammenfassung: Was ist Facebook im Jahr 2013?Studentische Zusammenfassung: Was ist Facebook im Jahr 2013?
Studentische Zusammenfassung: Was ist Facebook im Jahr 2013?
 
Gründernacht rhein main frankfurt 14.12.
Gründernacht rhein main frankfurt 14.12.Gründernacht rhein main frankfurt 14.12.
Gründernacht rhein main frankfurt 14.12.
 
Crossmedia ist Alltag
Crossmedia ist AlltagCrossmedia ist Alltag
Crossmedia ist Alltag
 
Morning Haze
Morning HazeMorning Haze
Morning Haze
 
Crowd funding monitor 2011
Crowd funding monitor 2011Crowd funding monitor 2011
Crowd funding monitor 2011
 

Semelhante a Bit WiSe 2013 | Basisinformationstechnologie I - 11: Kurzwiederholung / Klausurvorbereitung II

Semelhante a Bit WiSe 2013 | Basisinformationstechnologie I - 11: Kurzwiederholung / Klausurvorbereitung II (6)

BIT I WiSe 2014 | Basisinformationstechnologie I - 05: Rechnertechnologie II
BIT I WiSe 2014 | Basisinformationstechnologie I - 05: Rechnertechnologie IIBIT I WiSe 2014 | Basisinformationstechnologie I - 05: Rechnertechnologie II
BIT I WiSe 2014 | Basisinformationstechnologie I - 05: Rechnertechnologie II
 
Bit WiSe 2013 | Basisinformationstechnologie I - 05: Rechnertechnologie II: S...
Bit WiSe 2013 | Basisinformationstechnologie I - 05: Rechnertechnologie II: S...Bit WiSe 2013 | Basisinformationstechnologie I - 05: Rechnertechnologie II: S...
Bit WiSe 2013 | Basisinformationstechnologie I - 05: Rechnertechnologie II: S...
 
Soplex tr
Soplex trSoplex tr
Soplex tr
 
Quanten_Computer.ppt
Quanten_Computer.pptQuanten_Computer.ppt
Quanten_Computer.ppt
 
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung II
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung IIBit wisem 2015-wieners-sitzung-13_Zusammenfassung II
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung II
 
Manual
ManualManual
Manual
 

Mais de Institute for Digital Humanities, University of Cologne

Mais de Institute for Digital Humanities, University of Cologne (20)

Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
 
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
 
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
 
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
 
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
 
Bit sosem 2016-wieners-sitzung-13_ki-in-games
Bit sosem 2016-wieners-sitzung-13_ki-in-gamesBit sosem 2016-wieners-sitzung-13_ki-in-games
Bit sosem 2016-wieners-sitzung-13_ki-in-games
 
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-visionBit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
 
Bit sosem 2016-wieners-sitzung-11_bild-iii-filter
Bit sosem 2016-wieners-sitzung-11_bild-iii-filterBit sosem 2016-wieners-sitzung-11_bild-iii-filter
Bit sosem 2016-wieners-sitzung-11_bild-iii-filter
 
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationenBit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
 
Bit sosem 2016-wieners-sitzung-09_bild-i-kompression
Bit sosem 2016-wieners-sitzung-09_bild-i-kompressionBit sosem 2016-wieners-sitzung-09_bild-i-kompression
Bit sosem 2016-wieners-sitzung-09_bild-i-kompression
 
Bit sosem 2016-wieners-sitzung-08_semantic-web
Bit sosem 2016-wieners-sitzung-08_semantic-webBit sosem 2016-wieners-sitzung-08_semantic-web
Bit sosem 2016-wieners-sitzung-08_semantic-web
 
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-iiBit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
 
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikation
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikationBit sosem 2016-wieners-sitzung-06_rechnerkommunikation
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikation
 
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conwayBit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
 
Bit sosem 2016-wieners-sitzung-04_theoretische-informatik
Bit sosem 2016-wieners-sitzung-04_theoretische-informatikBit sosem 2016-wieners-sitzung-04_theoretische-informatik
Bit sosem 2016-wieners-sitzung-04_theoretische-informatik
 
Bit sosem 2016-wieners-sitzung-03_algorithmen
Bit sosem 2016-wieners-sitzung-03_algorithmenBit sosem 2016-wieners-sitzung-03_algorithmen
Bit sosem 2016-wieners-sitzung-03_algorithmen
 
Bit sosem 2016-wieners-sitzung-02_datenstrukturen
Bit sosem 2016-wieners-sitzung-02_datenstrukturenBit sosem 2016-wieners-sitzung-02_datenstrukturen
Bit sosem 2016-wieners-sitzung-02_datenstrukturen
 
Bit sosem 2016-wieners-sitzung-01_auffrischung
Bit sosem 2016-wieners-sitzung-01_auffrischungBit sosem 2016-wieners-sitzung-01_auffrischung
Bit sosem 2016-wieners-sitzung-01_auffrischung
 
Bit sosem 2016-wieners-sitzung-00_themenueberblick
Bit sosem 2016-wieners-sitzung-00_themenueberblickBit sosem 2016-wieners-sitzung-00_themenueberblick
Bit sosem 2016-wieners-sitzung-00_themenueberblick
 
Bit wisem 2015-wieners-sitzung-12_Zusammenfassung I
Bit wisem 2015-wieners-sitzung-12_Zusammenfassung IBit wisem 2015-wieners-sitzung-12_Zusammenfassung I
Bit wisem 2015-wieners-sitzung-12_Zusammenfassung I
 

Bit WiSe 2013 | Basisinformationstechnologie I - 11: Kurzwiederholung / Klausurvorbereitung II

  • 1. Basisinformationstechnologie I Wintersemester 2013/14 22. Januar 2014 – Kurzwiederholung / Klausurvorbereitung II Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Jan G. Wieners // jan.wieners@uni-koeln.de
  • 2. Strukturierte Computerorganisation nach Tanenbaum Ebene 5 Problemorientierte Sprache Ebene 4 Assemblersprache Ebene 3 Betriebssystemmaschine Ebene 2 Befehlssatzarchitektur (ISA) Ebene 1 Mikroarchitektur Ebene 0 Digitale Logik
  • 3.
  • 4. Integrationsgrad: absolute Anzahl von Transistoren in einem Integrierten Schaltkreis Größenordnungen:     SSI – Small Scale Integration: 1 bis 10 Gatter MSI – Medium Scale Integration: 10 bis 100 Gatter LSI – Large Scale Integration: 100 bis 100.000 G. VLSI – Very Large Scale Integration: > 100.000 G. (vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 167.)
  • 5. (Logik)Gatter Vereinfacht: Blackbox mit n Eingängen und einem Ausgang A & Y B Eingänge / Ausgang: Spannungszustände, i.e. 0 Volt für 0 und 5 Volt für 1
  • 6. Gattertypen: UND / AND –Gatter  Konjunktion Symbol (nach IEC 60617-12) IEC: International Electrotechnical Commission A 0 ? 0 1 ? 1 Wahrheitstabelle Y 0 Funktion Y=A⋀B B 0 ? 1 1 ?
  • 7. Gattertypen: ODER / OR –Gatter  Disjunktion Symbol Funktion Y=A⋁B Wahrheitstabelle A B Y 0 0 ? 0 1 ? 1 0 ? 1 1 ?
  • 8. Gattertypen: NICHT / NOT –Gatter  Negation Symbol Funktion Y = ¬A oder Y=A Wahrheitstabelle A Y 0 ? 1 ?
  • 9. Gattertypen: NICHT UND / NAND Gatter Symbol Funktion Y=A⋀B oder Y = ¬(A ⋀ B) Wahrheitstabelle A B Y 0 0 ? 0 1 ? 1 0 ? 1 1 ?
  • 10. Gattertypen: NICHT ODER / NOR Gatter Symbol Funktion Y=A⋁B oder Y = ¬(A ⋁ B) Wahrheitstabelle A B Y 0 0 ? 0 1 ? 1 0 ? 1 1 ?
  • 11. Übungsaufgaben Bestimmen Sie die vollständigen Wahrheitstabellen für die folgenden Funktionsgleichungen: 1. Y = (A ⋁ B) ⋀ ¬A 2. Y = (A ⋀ B) ⋀ ¬ (B ⋁ A) 3. Y = (A ⋀ B) ⋁ (A ⋀ C)
  • 12. Schritt 1 Bestimmen Sie die vollständige Wahrheitstabelle für die folgende Funktionsgleichung: Y = (A ⋁ B) ⋀ ¬A A 0 0 1 1 B 0 1 0 1
  • 13. Schritt 2 Bestimmen Sie die vollständige Wahrheitstabelle für die folgende Funktionsgleichung: Y = (A ⋁ B) ⋀ ¬A A 0 0 1 1 B 0 1 0 1 A⋁B 0 1 1 1
  • 14. Schritt 3 Bestimmen Sie die vollständige Wahrheitstabelle für die folgende Funktionsgleichung: Y = (A ⋁ B) ⋀ ¬A A 0 0 1 1 B 0 1 0 1 A⋁B 0 1 1 1 ¬A 1 1 0 0
  • 15. Schritt 4 Bestimmen Sie die vollständige Wahrheitstabelle für die folgende Funktionsgleichung: Y = (A ⋁ B) ⋀ ¬A A 0 0 1 1 B 0 1 0 1 A⋁B 0 1 1 1 ¬A 1 1 0 0 Y 0 1 0 0
  • 16. Übung 2.2 Bestimmen Sie die vollständige Wahrheitstabelle für die folgende Funktionsgleichung: Y = (A ⋀ B) ⋀ ¬ (B ⋁ A) A B A ⋀ B B ⋁ A ¬ (B ⋁ A) Y = (A ⋀ B) ⋀ ¬ (B ⋁ A) 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 1 0 1 1 1 0 0 0 0
  • 17. Übung 2.3 Bestimmen Sie die vollständige Wahrheitstabelle für die folgende Funktionsgleichung: Y = (A ⋀ B) ⋁ (A ⋀ C) A B C A⋀B A⋀C Y = (A ⋀ B) ⋁ (A ⋀ C) 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1
  • 18. Übung 3 Bestimmen Sie die Wahrheitstabelle für die folgende Schaltung: A B C Y
  • 19. Übung 3 Bestimmen Sie die Wahrheitstabelle für die folgende Schaltung: A 0 0 1 1 BCY 0 1 0 1 1 0 0 1 0 1 0 1
  • 21. Rechnertechnologie II   Strukturierte Computerorganisation (Tanenbaum) ! (Logik)Gatter      Transistoren ! Integrierte Schaltkreise ! Integrationsgrad Gattertypen ! Boolesche- / Schaltalgebra !
  • 22. Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
  • 23. Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks: D C E A B C D E Z 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 0 Z = (A ⋀ B) ⋁ (A ⋀ B)  Exklusives ODER
  • 24. De Morgan‘sche Gesetze Augustus De Morgan (1806 – 1871) Erstes Gesetz: Z = ¬(A ⋀ B) = ¬A ⋁ ¬B A B A ⋀ B ¬(A ⋀ B) ¬A ¬B ¬A ⋁ ¬B 0 0 0 1 1 1 1 0 1 0 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 0 0 0
  • 25. De Morgan‘sche Gesetze Zweites Gesetz: Z = ¬(A ⋁ B) = ¬A ⋀ ¬B A B A ⋁ B ¬(A ⋁ B) ¬A ¬B ¬A ⋀ ¬B 0 0 0 1 1 1 1 0 1 1 0 1 0 0 1 0 1 0 0 1 0 1 1 1 0 0 0 0
  • 26. …und die Praxis…. Zur Realisierung der Schaltungen stehen nur bestimmte Gattertypen (UND, ODER, NOR, NAND) zur Verfügung. Beispiel 1: Umformung UND zu ODER X=A⋀B=A⋀B
  • 27. …und die Praxis…. Zur Realisierung der Schaltungen stehen nur bestimmte Gattertypen (UND, ODER, NOR, NAND) zur Verfügung. Beispiel 1: Umformung UND zu ODER X=A⋀B=A⋀B=A⋁B
  • 28. …und die Praxis…. Zur Realisierung der Schaltungen stehen nur bestimmte Gattertypen (UND, ODER, NOR, NAND) zur Verfügung. Beispiel 1: Umformung UND zu ODER X=A⋀B=A⋀B=A⋁B Beispiel 2: Umformung ODER zu UND Y=A⋁B=A⋁B=A⋀B
  • 29. Übungsaufgabe Realisieren Sie die Schaltung für den Term A ⋁ B, indem Sie ausschließlich NAND-Gatter verwenden. Z =A⋁ B A =A⋁ B =A⋀ B Z B
  • 30. Übung Bestimmen Sie bitte die Wahrheitstabelle für die im Folgenden dargestellte Schaltung: A B ¬A ¬B C D Z Ü
  • 31. Rechenschaltungen: Halbaddierer Ein Halbaddierer kann zwei Binärziffern nach den folgenden Regeln addieren: 0+0= 0 0+1= 1 1+0= 1 1 + 1 = 10 Aufbau / Anforderungen:  Eingänge: Die eine zu addierende Binärziffer erhält den Variablennamen A, die andere den Variablennamen B  Ausgänge: Die Schaltung muss über zwei Ausgänge verfügen  Einen Ausgang Z für die Wertigkeit 20 und  Einen Ausgang Ü für den Übertrag, d.h. 21
  • 32. Rechenschaltungen: Halbaddierer Aus der Zuordnung der Ziffer 0 mit dem binären Zustand 0 und der Ziffer 1 mit dem binären Zustand 1 ergibt sich folgende Wahrheitstabelle für den Halbaddierer: Fall A B Ü Z 1 0 0 0 0 2 0 1 0 1 3 1 0 0 1 4 1 1 1 0  Der Übertrag Ü ist wahr (und nur dann wahr) bzw. 1, wenn beide Eingänge Geschaltet sind. Ü=A⋀B  Z ist wahr, wenn einer der beiden Eingänge geschaltet ist, nicht jedoch beide gleichzeitig geschaltet sind.  Z = (A ⋀ B) ⋁ (A ⋀ B) Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 461 ff.
  • 33.
  • 35. Schaltungen mit Speicherwirkung: Flipflops Flipflops = bistabile Kippstufen; verfügen über die Möglichkeit, einen Zustand (d.h. ein Bit) zu speichern  Basale Schaltung, die eine Datenmenge von einem Bit über eine lange Zeit speichern kann Unterscheidung von Flipflops in  Taktgesteuerte (Zusätzlich zu den zwei Eingängen wird ein Taktsignal eingespeist)  Taktzustandsgesteuerte Flipflops  Auffang-Flipflops  Taktflankengesteuerte Flipflops  …  Nicht taktgesteuerte Flipflops  Speicher-Flipflops (Latch-Flipflops) Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 184.
  • 36. Nicht-taktgesteuerte Flipflops: NOR-Latch Ein einfaches nicht-taktgesteuertes Flipflop lässt sich aus zwei NOR-Gattern aufbauen  wird als NOR-Latch (latch = Klinke, einrasten) bzw. SR-Latch bezeichnet Ein SR-Latch verfügt über:  Zwei Eingänge:  S zum Setzen  R zum Zurücksetzen (reset, löschen)  Zwei Ausgänge: Q  ¬Q
  • 37. SR-Latch / SR-Speicher-Flipflop – stabile Zustände NOR-Latch im Zustand 0 NOR-Latch im Zustand 1
  • 38. SR-Latch / SR-Speicher-Flipflop  Annahme Q=0 NOR-Latch im Zustand Q=0 – so funktioniert‘s  Grundannahmen (sehr wichtig!):  Wir nehmen an, dass S und R gleich 0 sind – dieser Zustand wird als der Normal- oder Ruhezustand bezeichnet  Wir nehmen an, dass Q gleich 0 ist  Ablauf:  Da Q in das obere NOR-Gatter zurückgespeist wird (Rückgekoppelte Schaltung), liegen beide Eingänge des Gatters auf 0, der Ausgang ¬Q entsprechend auf 1.  Die 1 von ¬Q wird in das untere Gatter eingespeist, das dann die Eingangsbelegung 1 und 0 hat. Daraus ergibt sich Q gleich 0.   Das NOR-Latch erreicht einen stabilen Zustand Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 179 ff)
  • 39. SR-Latch / SR-Speicher-Flipflop  Annahme Q=1 NOR-Latch im Zustand Q=1 – so funktioniert‘s  Grundannahmen :  Wir nehmen an, dass S und R gleich 0 sind.  Wir nehmen an, dass Q gleich 1 ist  Ablauf:  Da Q in das obere NOR-Gatter zurückgespeist wird, liegen die Eingänge des oberen Gatters auf 0 (von S) und 1 (von Q), der Ausgang ¬Q entsprechend auf 0.  Da ¬Q in das untere Gatter eingespeist wird, liegt an Q der Wert 1 an.   Das NOR-Latch erreicht einen stabilen Zustand Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 179 ff)
  • 40. SR-Latch / SR-Speicher-Flipflop  Eingang S=1 Schritt 1  Wir setzen S auf 1, während R auf 0 gesetzt ist. Was geschieht?
  • 41. Flipflops und die Praxis Mit Flipflops lassen sich Speicher realisieren – z.B. Register oder Cache-Speicher. Hauptspeicher wird zumeist nicht über Flipflops, sondern über einzelne Transistoren und Kondensatoren realisiert.  Pro: Günstig in der Produktion  Contra: Kondensatoren müssen regelmäßig aufgefrischt werden, da sie ansonsten ihre Ladung verlieren.
  • 43. Rechnertechnologie III     Boolesche- / Schaltalgebra ! De Morgan‘sche Gesetze: Umformung von Termen Rechenschaltung: Halb- und Volladdierer ! Eine Schaltung mit Speicherwirkung: Flipflop ! (Für die Klausur: basales Wissen um Funktionsweise, Sinn und Zweck der Schaltung)
  • 44. /