1. Introducción
Conversión Analógica-Digital
La conversión analógica a digital es el proceso por el cual se convierten señales continuas a
números digitales discretos. Se realiza con un circuito integrado electrónico conocido como
convertidor analógico a digital (ADC, por sus siglas en ingles), la operación inversa es conocida
como conversión digital a analógica. Para convertir una señal analógica a una digital la señal tiene
que pasar por los procesos de muestro, cuantización y codificación. El diagrama de bloques de
este proceso se puede ver en Fig.1.1
Fig1.1
La señal analógica es continua en el tiempo y es necesario convertirla a un flujo de valores
digitales, esto consiste básicamente en realizar en forma periódica medidas de la amplitud de la
señal y traducirlas a un lenguaje numérico. Para esto se realizan tres procesos:
Muestreo: Consiste en tomar muestras periódicas de la amplitud de onda. La velocidad
con la que se toma esta muestra; el numero de muestras por segundo, se conoce como frecuencia
de muestreo. Según el teorema de Nyquist para poder replicar con exactitud la forma de una
onda es necesario que la frecuencia de muestreo sea superior al doble de la frecuencia máxima de
la señal analógica. Como se muestra en la fig 1.2

2. S(t) señal a muestrear δ señal de muestreo Sd(t) señal muestreada
Fig1.2
Cuantificación: en este proceso se mide el nivel de voltaje de cada muestra y a
continuación se le asigna un margen de valor de una señal analizada a un único nivel de salida.
Este proceso produce una señal indeseada llamada error de cuantificación. Como se puede ver en
la fig1.3
fig 1.3

3. Codificación: es la traducción de los valores obtenidos en la cuantificación a valores
binarios. Un ejemplo se muestra en Fig1.4
Fig1.4
Estos tres procesos los realiza el ADC. El convertidor analógico digital tiene sus propias
características que deben conocerse.
Resolución: La resolución indica el número de valores discretos que el convertidor puede
producir sobre el intervalo de valores analógicos. La resolución es usualmente expresada en bits,
por lo tanto el número de valores o niveles discretos es usualmente una potencia de dos. Por
ejemplo un ADC con una resolución de 8 bits puede codificar una señal en 256 niveles ya que
28=256. Estos valores se pueden representar en intervalos de 0 a 255 o -127 a 128 dependiendo de
la aplicación.
Velocidad de muestreo: El ADC tiene una velocidad máxima de muestreo que limita la
frecuencia de las señales que se pueden convertir. Ya que el ADC no puede hacer las conversiones
instantáneamente el valor de la entrada tiene que mantenerse constante el tiempo que se hace la
conversión. Un circuito interno llamado de muestra y retención realiza esta tarea.
Estructuras de ADC
El ADC de conversión directa o flash ADC: Es un ADC que consiste de un banco de
comparadores, cada uno encendiéndose a un voltaje determinado. El banco de comparadores
alimenta un circuito lógico que genera un código para cada intervalo de voltaje. La conversión

4. directa es muy rápida pero usualmente solo tiene 8 bits de resolución (8 comparadores) o incluso
menos. Se utilizan cuando se requieren conversiones muy rápidas pero no es necesaria una alta
calidad.
El ADC de aproximaciones sucesivas: funciona constantemente comparando el voltaje de
entrada con el de salida de un convertidor digital analógico interno. En cada paso de este proceso
un valor binario de la aproximación es guardado en un registro de aproximaciones sucesivas (SAR).
El SAR utiliza un voltaje de referencia que es el valor máximo que el ADC puede convertir. Por
ejemplo para un voltaje de 60 volts con 100 volts de referencia en el primer ciclo de reloj, 60 volts
es comparado con 50 (el voltaje a la salida del DAC interno cuando la salida es 1 seguido por
ceros) como 60 es mayor que 50 el voltaje será positivo y el bit más significativo será 1, en el
segundo ciclo de reloj la entrada es comparada con 75 volts esto es el punto medio entre 50 y 100
y la salida en el DAC cuando tiene 11 seguido de ceros. Ya que 60 es menor que 75 la salida en el
comparador es negativa y el segundo bit es 0. Y así sucesivamente. Como las aproximaciones son
sucesivas y no simultáneas se requiere un ciclo de reloj para cada bit de resolución deseado. La
frecuencia de reloj debe ser igual a la frecuencia de muestreo multiplicada por los bits de
resolución deseados.
ADC de comparación de rampa: produce una señal diente de sierra después rápidamente
cae a cero. Cuando la rampa comienza a bajar un reloj comienza a contar. Cuando el voltaje de la
rampa es igual al de la entrada se enciende un comparador y el valor del reloj se graba. Estos
convertidores son sensibles a los cambios de temperatura.
Conversión Digital-Analógica
Al igual que con la conversión analógica a digital hay varias maneras para transformar una
señal digital a analógica las más comunes son.
El modulador de ancho de pulso: Un voltaje estable pasa por un filtro pasabajas analógico
durante un tiempo determinado por la entrada digital.
El DAC de peso binario: contiene un resistor por cada bit del DAC conectados a un punto
de suma. Estos voltajes suman el voltaje de la salida. Esta configuración se muestra en la fig1.5

5. fig1.5
El DAC de escalera R2R: es un DAC de peso binario que utiliza una estructura repetitiva en
forma de cascada de R y 2R esto aumenta la precisión pero aumenta el tiempo de conversión. El
circuito se puede ver enFig1.6
Fig1.6

6. El Efecto Alias
Ya que todos los procesos de conversión de señales emplean el muestreo de la señal de
entrada en intervalos discretos la salida es una imagen incompleta del comportamiento de la
entrada. Cuando los valores digitales de la salida del ADC son convertidos por un DAC, es deseable
que la salida del DAC sea una representación fiel de la señal de entrada. Si la señal de entrada esta
cambiando mas rápido que la frecuencia de muestreo señales falsas llamadas aliases serán
formadas a la salida del DAC. La frecuencia de la señal de alias es la diferencia entre la frecuencia
de la señal y la frecuencia de muestreo. El alias se puede prevenir con un filtro pasa bajas que
filtre las frecuencias mayores a la frecuencia de muestreo. Como se muestra en la fig 1.7
fig.1.7
Desarrollo
En este circuito utilizamos el ADC AD1674 y el DAC AD667. Conectamos las salidas del ADC a las
entradas del DAC esperando que la salida sea una representación fiel de las entradas analógica del
ADC. Los dos convertidores tienen una resolución de 12 bits
El ADC AD1674
Es un convertidor electrónico que realizar aproximaciones sucesivas con 4 modos de operación
de 0 a 10 V y de 0 a 20V unipolar y de -5V a 5V y de 10V a 10V en modo bipolar, y opera con dos
fuentes de polarización de ±15V o ±12V y una de 5V. Su velocidad máxima de muestreo es de 10
Khz lo que significa que toma una muestra cada 10µs. Un diagrama de bloques de este ADC se
muestra en la figura en la figura 1.8

7. fig 1.8
Cuando la sección de control recibe una orden de iniciar una conversión el amplificador de
muestra y mantenimiento (SHA) se pone en modo de mantenimiento, inicia el conteo del reloj y se
reinicia el registro de aproximaciones sucesivas (SAR). Cuando un ciclo de conversión inicia no
puede detenerse o reiniciar. El SAR mandara una señal a la sección de control cuando la
conversión se haya completado. La sección de control apagara el reloj cambiara el SHA a modo de
muestreo.
La sección de control permitirá la función de lectura de datos con una orden externa en cualquier
momento durante el intervalo de adquisición del SHA.
Durante el ciclo de conversión un DAC interno de 12 bits es secuenciado por el SAR desde el bit
mas significativo para proveer una salida que balancee la corriente a través de el resistor de 5KΩ
proveniente de la salida del SHA. El divisor de voltaje a la entrada del SHA divide la entrada por 2
para el intervalo de 10V y por 4 para el intervalo de 20V manteniendo una corriente de 1mA a la
salida del SHA. El comparador determina si la suma de cada bit causa que a la salida del DAC la
corriente es mayor o menor que la corriente en la entrada. Si la suma es menor el bit se enciende
y si es menor el bit se apaga. Despues de probar todos los bits el SAR contiene un código binario
de 12 bits que representa con una precisión de ±½LSB de la señal de entrada.
El DAC AD667

8. Es un convertidor digital analógico de 12 bits que incluye un Zener de alta estabilidad como voltaje
de referencia. El convertidor utiliza 12 interruptores bipolares de alta velocidad y precisión para
proveer alta precisión y rapidez en la conversión. El circuito interno del DAC se muestra en la
fig1.9.
fig 1.9
Este DAC tiene también 4 modos de operación 0 a 10 V y de 0 a 20V unipolar y de -5V a 5V y de
10V a 10V en modo bipolar. El bus lógico de interface consiste de cuatro registros independientes.
Una vez que la palabra de 12 bits ha sido ensamblada en el primer rango puede ser cargada en el
registro del segundo intervalo. Este arreglo de doble buffer evita la generación de valores
análogos erróneos.
Todas las entradas de control están activas en un voltaje cero. Cada una de las líneas de dirección
pueden activar uno de los cuatro cerrojos. Estos cerrojos se disparan por niveles de voltaje, esto
significa que los datos presentes durante el tiempo cuando las señales de control son validas
entraran al cerrojo. Cuando cualquiera de estas señales de control devuelva un uno lógico los
datos están cerrados. Es permisible activar mas de uno de los cerrojos simultáneamente, si un
cerrojo de primer rango es activado coincidiendo con un cerrojo de segundo rango los datos
alcanzaran el segundo rango correctamente, si las especificaciones del ciclo de escritura se
cumplen.
El umbral de la entrada digital es 1.4 volts y no varía con el voltaje de alimentación por lo tanto las
líneas de entrada pueden trabajar con cualquier voltaje lógico de 5 volts. Los datos de entrada y
las entradas de control flotaran hacia un cero lógico si son dejadas abiertas, es recomendado que
cualquier entrada inutilizada se conecte a la tierra de la alimentación para mejorar la inmunidad
del ruido.

9. El circuito ADC-DAC
El circuito está formado por un ADC con sus salidas conectadas a las entradas de un DAC, se
utilizaron el ADC AD 1674 y DAC AD 667 los dos se configuraron para trabajar en la región bipolar
de ±5 volts. Se conectó la entrada de control READ/CONVERT del ADC a una compuerta lógica
negadora 04 con la salida hacia la entrada de control READ/CONVERT del DAC buscando que
cuando el ADC leyera un dato el DAC hiciera una conversión y viceversa. Se polarizó el circuito con
dos fuentes de ±15 volts y se utilizó un voltaje lógico de 5 volts. Una señal de disparo a la
frecuencia de muestreo (100Khz) se conecto a la entrada de control READ/CONVERT porque ésta
se activa con un nivel bajo de voltaje. Se utilizó un voltaje de referencia externo de 10 volts por
medio de dos potenciómetros de 50 KΩ.
Se probó insertando a la entrada una señal senoidal a la que se varió la frecuencia para probar el
teorema de muestreo. La figura 10 muestra el diagrama del circuito armado.
Figura1.10

10. Resultados
Señal a una frecuencia menor a la frecuencia de
muestreo
Señal con frecuencia mayor a la frecuencia de
muestreo
Señal a la mitad de la frecuencia de muestreo

11. Se presenta el efecto alias, la señal de salida
es de una frecuencia menor que la de
entrada pero mantiene la forma senoidal,
esto se debe a que se toma menos de una
muestra por periodo y la señal de salida es
una representación de la envolvente de la
señal de entrada
La señal de salida es una representación fiel y
precisa de la señal de entrada
Se puede apreciar que se están tomando
cuatro muestras por ciclo