SlideShare uma empresa Scribd logo
1 de 14
Baixar para ler offline
FURG
Grupo de Sistemas Digitais e Embarcados (GSDE)
Automação da inserção de falhas Single Event Transient em
Circuitos Combinacionais em tecnologias nanométricas
Ygor Quadros de Aguiar
Orientadoras: Dr. Cristina Meinhardt
Eng. Alexandra Zimpeck
2/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Sumário
❖ Introdução
❖ Fundamentação Teórica
✓ Single Event Effects
✓ Efeito do Canalizado (Funneling)
✓ Charge Collection
✓ Modelagem de um Single Event
✓ Mascaramento de Falhas
❖ Objetivo
❖ Metodologia
❖ Desenvolvimento da Ferramenta
❖ Injeção de Falhas numa NOR2
❖ Bibliografia
3/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Introdução
❖ Os sistemas de computação estão presentes nas mais
diversas áreas de aplicação
✓ entretenimento, sistemas de transportes até os sistemas de
auxílio à vida (dispositivos hospitalares), serviços militares e
aplicações industriais
❖ O avanço das pesquisas em microeletrônica
✓ Lei de Moore
✓ Dispositivos menores, menor consumo de energia e maior
desempenho
✓ Miniaturização dos transistores, redução na tensão de
alimentação e aumento das frequências de operação
✓ Limitação física
○ variabilidade no processo de fabricação
○ vulnerabilidade a falhas de radiação
Fonte: http://www.circuitstoday.com/nanoelectronics
Fonte: http://blog.miox.com/ Adaptado em:
29 junho, 2015
4/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Single Event Effects (SEE):
❖ As falhas causadas por partículas carregadas são conhecidas por Single Event Effects
(SEE) e podem ser classificados como destrutivos (SEL; SEB; SEGR; SHE) e não
destrutivos (SEU e SET).
❖ SEU (Single Event Upset): ocorre quando uma única partícula impacta uma área
sensível de um elemento de memória, por exemplo um latch ou flip-flop, causando um
bit flip, isto é, a inversão do valor lógico armazenado.
❖ SET (Single Event Transient): ocorre quando uma única partícula incidir em uma área
sensível de um elemento combinacional, por exemplo um multiplexador, causando um
pulso transiente que pode ou não ser capturado por um elemento de memória.
Figura: Single Event Upset e Single Event Transient em um circuito. (Azambuja J. R., 2014)
5/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Efeito do Canalizado (Funneling):
❖ O Efeito do Canalizado consiste na deformação do campo elétrico da região de depleção do
transistor.
❖ Quando a trilha de ionização resultante atravessa ou se aproxima da região de depleção
(região vazia de cargas), portadores são coletados rapidamente pelo campo elétrico, criando
uma corrente/tensão transiente nesse nó.
❖ Uma característica notável é que a região de depleção toma forma de um funil. Este funil
aumenta a eficiência da coleta de carga devido ao aumento da região de depleção dentro do
substrato.
Figura: Single Event hit on a Semiconductor (Baumann R., 2004)
6/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Charge Collection:
❖ A carga adicional é coletada enquanto os elétrons se difundem na região de depleção
em uma escala de tempo maior que no funneling, até que todos os portadores
adicionais serem coletados, recombinados, ou difundidos pela junção.
❖ Para analisar a suscetibilidade dos circuitos combinacionais, as falhas transientes e
a propagação de tais falhas devem ser estudadas e modeladas matematicamente.
Figura: Forma de onda típica da corrente da coleção de carga de um Single Event
(Cummings, 2010)
7/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Modelagem de um Single Event
é a constante de tempo de
coleção de cargas da
junção
é a constante de tempo
para estabelecer a trilha íon
pesado
8/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
• Mascaramento Lógico
✓ quando o transiente não se manifesta na
saída devido à lógica do circuito. Exemplo: em
uma porta NAND se uma das entradas estiver
em 0, não importa o valor das outras entradas,
a saída será sempre 1.
Mascaramento de Falhas
● Mascaramento Elétrico
✓ consiste na atenuação do pulso transiente de
perdas elétricas das portas lógicas, se
extinguindo antes de ser armazenado por um
elemento de memória.
● Mascaramento por Janela de Amostragem
✓ caso SET não tenha sido mascarado lógica ou
eletricamente, o mesmo pode ser capturado e
armazenado em um flip-flop somente se
encontre na janela de amostragem do
elemento de memória e tenha duração
suficiente, fatores que dependem do tempo de
setup e do tempo de hold do flip-flop.
Figura: Mascaramento Lógico (NETO, 2006)
Figura: Mascaramento Elétrico (NETO, 2006)
Figura: Mascaramento por Janela de Amostragem (NETO, 2006)
9/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Objetivos
❖ Estudar e analisar os efeitos de radiação em circuitos
combinacionais em tecnologias nanométricas (Radiação Espacial
ou Terrestre).
❖ Desenvolver uma ferramenta que permita avaliar o
comportamento de células lógicas CMOS na presença de falhas
por radiação do tipo SET.
10/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Metodologia
❖ Desenvolvimento da ferramenta na linguagem de programação JAVA
❖ Simulação Elétrica através do simulador NGSpice
✓ Descrição dos circuitos em netlists na Linguagem Spice
✓ Modelo preditivo de alto desempenho disponibilizado pela PTM http://ptm.asu.
edu/
11/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Densenvolvimento da Ferramenta:
Interface
Seleção
da Falha
Geração
de Vetores
de Teste
Simulação
da Falha
Leitura do
Circuito
Validação
dos dados
Identificação
dos Nodos
Resultado Obtido
Resultado Esperado
12/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
Inserção de Falhas numa NOR2
13/14
14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG)
Rio Grande, Brasil – Outubro/2015www.gsde.furg.br
• Azambuja, J. R., Kastensmidt, F., & Becker, J. (2014). Hybrid Fault Tolerance
Techniques to Detect Transient Faults in Embedded Processors. Springer.
• Baumann, R. C. (2005). Radiation-induced soft errors in advanced
semiconductor technologies. Device and Materials Reliability, IEEE
Transactions on, 5(3), 305-316.
• Cummings, D. J. (2010). Enhancements in CMOS device simulation for
single-event effects (Doctoral dissertation, University of Florida
• Neto, E. H., Ribeiro, I., Vieira, M., Wirth, G., & Kastensmidt, F. L. (2006).
Using bulk built-in current sensors to detect soft errors. Ieee Micro, (5), 10-18.
Bibliografia
FURG
Grupo de Sistemas Digitais e Embarcados (GSDE)
Automação da inserção de falhas Single Event Transient em
Circuitos Combinacionais em tecnologias nanométricas
Ygor Quadros de Aguiar
ygoraguiar@furg.br
Orientadoras: Dr. Cristina Meinhardt
Eng. Alexandra Zimpeck

Mais conteúdo relacionado

Destaque

Mapa Conceptual 1 Mitchell
Mapa Conceptual 1 MitchellMapa Conceptual 1 Mitchell
Mapa Conceptual 1 Mitchellguestc3a58a
 
NMA March 2016.PDF
NMA March 2016.PDFNMA March 2016.PDF
NMA March 2016.PDFMatthew Cook
 
L 19 Amazon Powerpoint
L 19 Amazon PowerpointL 19 Amazon Powerpoint
L 19 Amazon PowerpointMr. Flinn
 
Deborah Armstrong, Author of Contemporary Romance
Deborah Armstrong, Author of Contemporary RomanceDeborah Armstrong, Author of Contemporary Romance
Deborah Armstrong, Author of Contemporary RomanceDeborah Armstrong
 
Tool maker microscope(TMM)
Tool maker microscope(TMM)Tool maker microscope(TMM)
Tool maker microscope(TMM)Shashi Walthati
 
CURSO CUSTOS HOSPITALARES, COM ÊNFASE EM PACOTES
CURSO CUSTOS HOSPITALARES, COM ÊNFASE EM PACOTESCURSO CUSTOS HOSPITALARES, COM ÊNFASE EM PACOTES
CURSO CUSTOS HOSPITALARES, COM ÊNFASE EM PACOTESB&R Consultoria Empresarial
 
Enfermedades de transmisión sexual por Dayana Larraga
Enfermedades de transmisión sexual por Dayana LarragaEnfermedades de transmisión sexual por Dayana Larraga
Enfermedades de transmisión sexual por Dayana Larragadayanasofia92
 
Ecovidrio
EcovidrioEcovidrio
Ecovidrioevax14
 
Lets explore pakistan .chitral the land of hospitility
Lets explore pakistan .chitral the land of hospitilityLets explore pakistan .chitral the land of hospitility
Lets explore pakistan .chitral the land of hospitilityMansoor Ahmad
 
Taller de Comercio y Consumo
Taller de Comercio y ConsumoTaller de Comercio y Consumo
Taller de Comercio y Consumoevax14
 

Destaque (14)

Mapa Conceptual 1 Mitchell
Mapa Conceptual 1 MitchellMapa Conceptual 1 Mitchell
Mapa Conceptual 1 Mitchell
 
NMA March 2016.PDF
NMA March 2016.PDFNMA March 2016.PDF
NMA March 2016.PDF
 
L 19 Amazon Powerpoint
L 19 Amazon PowerpointL 19 Amazon Powerpoint
L 19 Amazon Powerpoint
 
Deborah Armstrong, Author of Contemporary Romance
Deborah Armstrong, Author of Contemporary RomanceDeborah Armstrong, Author of Contemporary Romance
Deborah Armstrong, Author of Contemporary Romance
 
Tool maker microscope(TMM)
Tool maker microscope(TMM)Tool maker microscope(TMM)
Tool maker microscope(TMM)
 
CURSO CUSTOS HOSPITALARES, COM ÊNFASE EM PACOTES
CURSO CUSTOS HOSPITALARES, COM ÊNFASE EM PACOTESCURSO CUSTOS HOSPITALARES, COM ÊNFASE EM PACOTES
CURSO CUSTOS HOSPITALARES, COM ÊNFASE EM PACOTES
 
Cholecystite aigue lithiasique
Cholecystite aigue lithiasiqueCholecystite aigue lithiasique
Cholecystite aigue lithiasique
 
Enfermedades de transmisión sexual por Dayana Larraga
Enfermedades de transmisión sexual por Dayana LarragaEnfermedades de transmisión sexual por Dayana Larraga
Enfermedades de transmisión sexual por Dayana Larraga
 
QCM KYSTE HYDATIQUE DU FOIE
QCM KYSTE HYDATIQUE DU FOIEQCM KYSTE HYDATIQUE DU FOIE
QCM KYSTE HYDATIQUE DU FOIE
 
Ecovidrio
EcovidrioEcovidrio
Ecovidrio
 
Lets explore pakistan .chitral the land of hospitility
Lets explore pakistan .chitral the land of hospitilityLets explore pakistan .chitral the land of hospitility
Lets explore pakistan .chitral the land of hospitility
 
Visit to kailash valley
Visit to kailash valleyVisit to kailash valley
Visit to kailash valley
 
Kreb s cycle l 4
Kreb s cycle l 4Kreb s cycle l 4
Kreb s cycle l 4
 
Taller de Comercio y Consumo
Taller de Comercio y ConsumoTaller de Comercio y Consumo
Taller de Comercio y Consumo
 

Mais de Ygor Aguiar

Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...Ygor Aguiar
 
Exploiting fault model correlations to accelerate seu sensitivity assessment
Exploiting fault model correlations to accelerate seu sensitivity assessmentExploiting fault model correlations to accelerate seu sensitivity assessment
Exploiting fault model correlations to accelerate seu sensitivity assessmentYgor Aguiar
 
Design Robustness Evaluation for Permanent and Single Event Transient
Design Robustness Evaluation for Permanent and Single Event TransientDesign Robustness Evaluation for Permanent and Single Event Transient
Design Robustness Evaluation for Permanent and Single Event TransientYgor Aguiar
 
Reliability Evaluation of Combinational Circuits from a Standard Cell Library
Reliability Evaluation of Combinational Circuits from a Standard Cell LibraryReliability Evaluation of Combinational Circuits from a Standard Cell Library
Reliability Evaluation of Combinational Circuits from a Standard Cell LibraryYgor Aguiar
 
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...Ygor Aguiar
 
Relatório da Simulação de modelo Eletromecânico – Motor CC
Relatório da Simulação de modelo Eletromecânico – Motor CCRelatório da Simulação de modelo Eletromecânico – Motor CC
Relatório da Simulação de modelo Eletromecânico – Motor CCYgor Aguiar
 
Palestra - Programa de Educação Tutorial Ciências Computacionais
Palestra - Programa de Educação Tutorial Ciências ComputacionaisPalestra - Programa de Educação Tutorial Ciências Computacionais
Palestra - Programa de Educação Tutorial Ciências ComputacionaisYgor Aguiar
 
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...Ygor Aguiar
 
Relatório da Análise da Rede de Internet através do prompt de comando do Windows
Relatório da Análise da Rede de Internet através do prompt de comando do WindowsRelatório da Análise da Rede de Internet através do prompt de comando do Windows
Relatório da Análise da Rede de Internet através do prompt de comando do WindowsYgor Aguiar
 
A importância da Lei e o Processo Legislativo como mecanismo de regularização...
A importância da Lei e o Processo Legislativo como mecanismo de regularização...A importância da Lei e o Processo Legislativo como mecanismo de regularização...
A importância da Lei e o Processo Legislativo como mecanismo de regularização...Ygor Aguiar
 
World tour, hungary
World tour, hungaryWorld tour, hungary
World tour, hungaryYgor Aguiar
 
O curso de Engenharia de Automação e o seu ensino na FURG
O curso de Engenharia de Automação e o seu ensino na FURGO curso de Engenharia de Automação e o seu ensino na FURG
O curso de Engenharia de Automação e o seu ensino na FURGYgor Aguiar
 
Otimização do dimensionamento dos transistores de um circuito somador para re...
Otimização do dimensionamento dos transistores de um circuito somador para re...Otimização do dimensionamento dos transistores de um circuito somador para re...
Otimização do dimensionamento dos transistores de um circuito somador para re...Ygor Aguiar
 
Barramento Spi e i²c
Barramento Spi e i²cBarramento Spi e i²c
Barramento Spi e i²cYgor Aguiar
 
Programação no Computador Hipotético Ramses
Programação no Computador Hipotético RamsesProgramação no Computador Hipotético Ramses
Programação no Computador Hipotético RamsesYgor Aguiar
 

Mais de Ygor Aguiar (16)

Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
 
Exploiting fault model correlations to accelerate seu sensitivity assessment
Exploiting fault model correlations to accelerate seu sensitivity assessmentExploiting fault model correlations to accelerate seu sensitivity assessment
Exploiting fault model correlations to accelerate seu sensitivity assessment
 
Design Robustness Evaluation for Permanent and Single Event Transient
Design Robustness Evaluation for Permanent and Single Event TransientDesign Robustness Evaluation for Permanent and Single Event Transient
Design Robustness Evaluation for Permanent and Single Event Transient
 
Reliability Evaluation of Combinational Circuits from a Standard Cell Library
Reliability Evaluation of Combinational Circuits from a Standard Cell LibraryReliability Evaluation of Combinational Circuits from a Standard Cell Library
Reliability Evaluation of Combinational Circuits from a Standard Cell Library
 
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
 
Relatório da Simulação de modelo Eletromecânico – Motor CC
Relatório da Simulação de modelo Eletromecânico – Motor CCRelatório da Simulação de modelo Eletromecânico – Motor CC
Relatório da Simulação de modelo Eletromecânico – Motor CC
 
Palestra - Programa de Educação Tutorial Ciências Computacionais
Palestra - Programa de Educação Tutorial Ciências ComputacionaisPalestra - Programa de Educação Tutorial Ciências Computacionais
Palestra - Programa de Educação Tutorial Ciências Computacionais
 
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
 
Relatório da Análise da Rede de Internet através do prompt de comando do Windows
Relatório da Análise da Rede de Internet através do prompt de comando do WindowsRelatório da Análise da Rede de Internet através do prompt de comando do Windows
Relatório da Análise da Rede de Internet através do prompt de comando do Windows
 
A importância da Lei e o Processo Legislativo como mecanismo de regularização...
A importância da Lei e o Processo Legislativo como mecanismo de regularização...A importância da Lei e o Processo Legislativo como mecanismo de regularização...
A importância da Lei e o Processo Legislativo como mecanismo de regularização...
 
World tour, hungary
World tour, hungaryWorld tour, hungary
World tour, hungary
 
O curso de Engenharia de Automação e o seu ensino na FURG
O curso de Engenharia de Automação e o seu ensino na FURGO curso de Engenharia de Automação e o seu ensino na FURG
O curso de Engenharia de Automação e o seu ensino na FURG
 
Otimização do dimensionamento dos transistores de um circuito somador para re...
Otimização do dimensionamento dos transistores de um circuito somador para re...Otimização do dimensionamento dos transistores de um circuito somador para re...
Otimização do dimensionamento dos transistores de um circuito somador para re...
 
Barramento Spi e i²c
Barramento Spi e i²cBarramento Spi e i²c
Barramento Spi e i²c
 
Programação no Computador Hipotético Ramses
Programação no Computador Hipotético RamsesProgramação no Computador Hipotético Ramses
Programação no Computador Hipotético Ramses
 
Relatório aic
Relatório aicRelatório aic
Relatório aic
 

Automação da Inserção de falhas Single Event Transient em Circuitos Combinacionais em tecnologias nanométricas

  • 1. FURG Grupo de Sistemas Digitais e Embarcados (GSDE) Automação da inserção de falhas Single Event Transient em Circuitos Combinacionais em tecnologias nanométricas Ygor Quadros de Aguiar Orientadoras: Dr. Cristina Meinhardt Eng. Alexandra Zimpeck
  • 2. 2/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Sumário ❖ Introdução ❖ Fundamentação Teórica ✓ Single Event Effects ✓ Efeito do Canalizado (Funneling) ✓ Charge Collection ✓ Modelagem de um Single Event ✓ Mascaramento de Falhas ❖ Objetivo ❖ Metodologia ❖ Desenvolvimento da Ferramenta ❖ Injeção de Falhas numa NOR2 ❖ Bibliografia
  • 3. 3/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Introdução ❖ Os sistemas de computação estão presentes nas mais diversas áreas de aplicação ✓ entretenimento, sistemas de transportes até os sistemas de auxílio à vida (dispositivos hospitalares), serviços militares e aplicações industriais ❖ O avanço das pesquisas em microeletrônica ✓ Lei de Moore ✓ Dispositivos menores, menor consumo de energia e maior desempenho ✓ Miniaturização dos transistores, redução na tensão de alimentação e aumento das frequências de operação ✓ Limitação física ○ variabilidade no processo de fabricação ○ vulnerabilidade a falhas de radiação Fonte: http://www.circuitstoday.com/nanoelectronics Fonte: http://blog.miox.com/ Adaptado em: 29 junho, 2015
  • 4. 4/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Single Event Effects (SEE): ❖ As falhas causadas por partículas carregadas são conhecidas por Single Event Effects (SEE) e podem ser classificados como destrutivos (SEL; SEB; SEGR; SHE) e não destrutivos (SEU e SET). ❖ SEU (Single Event Upset): ocorre quando uma única partícula impacta uma área sensível de um elemento de memória, por exemplo um latch ou flip-flop, causando um bit flip, isto é, a inversão do valor lógico armazenado. ❖ SET (Single Event Transient): ocorre quando uma única partícula incidir em uma área sensível de um elemento combinacional, por exemplo um multiplexador, causando um pulso transiente que pode ou não ser capturado por um elemento de memória. Figura: Single Event Upset e Single Event Transient em um circuito. (Azambuja J. R., 2014)
  • 5. 5/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Efeito do Canalizado (Funneling): ❖ O Efeito do Canalizado consiste na deformação do campo elétrico da região de depleção do transistor. ❖ Quando a trilha de ionização resultante atravessa ou se aproxima da região de depleção (região vazia de cargas), portadores são coletados rapidamente pelo campo elétrico, criando uma corrente/tensão transiente nesse nó. ❖ Uma característica notável é que a região de depleção toma forma de um funil. Este funil aumenta a eficiência da coleta de carga devido ao aumento da região de depleção dentro do substrato. Figura: Single Event hit on a Semiconductor (Baumann R., 2004)
  • 6. 6/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Charge Collection: ❖ A carga adicional é coletada enquanto os elétrons se difundem na região de depleção em uma escala de tempo maior que no funneling, até que todos os portadores adicionais serem coletados, recombinados, ou difundidos pela junção. ❖ Para analisar a suscetibilidade dos circuitos combinacionais, as falhas transientes e a propagação de tais falhas devem ser estudadas e modeladas matematicamente. Figura: Forma de onda típica da corrente da coleção de carga de um Single Event (Cummings, 2010)
  • 7. 7/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Modelagem de um Single Event é a constante de tempo de coleção de cargas da junção é a constante de tempo para estabelecer a trilha íon pesado
  • 8. 8/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br • Mascaramento Lógico ✓ quando o transiente não se manifesta na saída devido à lógica do circuito. Exemplo: em uma porta NAND se uma das entradas estiver em 0, não importa o valor das outras entradas, a saída será sempre 1. Mascaramento de Falhas ● Mascaramento Elétrico ✓ consiste na atenuação do pulso transiente de perdas elétricas das portas lógicas, se extinguindo antes de ser armazenado por um elemento de memória. ● Mascaramento por Janela de Amostragem ✓ caso SET não tenha sido mascarado lógica ou eletricamente, o mesmo pode ser capturado e armazenado em um flip-flop somente se encontre na janela de amostragem do elemento de memória e tenha duração suficiente, fatores que dependem do tempo de setup e do tempo de hold do flip-flop. Figura: Mascaramento Lógico (NETO, 2006) Figura: Mascaramento Elétrico (NETO, 2006) Figura: Mascaramento por Janela de Amostragem (NETO, 2006)
  • 9. 9/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Objetivos ❖ Estudar e analisar os efeitos de radiação em circuitos combinacionais em tecnologias nanométricas (Radiação Espacial ou Terrestre). ❖ Desenvolver uma ferramenta que permita avaliar o comportamento de células lógicas CMOS na presença de falhas por radiação do tipo SET.
  • 10. 10/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Metodologia ❖ Desenvolvimento da ferramenta na linguagem de programação JAVA ❖ Simulação Elétrica através do simulador NGSpice ✓ Descrição dos circuitos em netlists na Linguagem Spice ✓ Modelo preditivo de alto desempenho disponibilizado pela PTM http://ptm.asu. edu/
  • 11. 11/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Densenvolvimento da Ferramenta: Interface Seleção da Falha Geração de Vetores de Teste Simulação da Falha Leitura do Circuito Validação dos dados Identificação dos Nodos Resultado Obtido Resultado Esperado
  • 12. 12/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br Inserção de Falhas numa NOR2
  • 13. 13/14 14ª Mostra da Produção Universitária da Universidade Federal do Rio Grande (FURG) Rio Grande, Brasil – Outubro/2015www.gsde.furg.br • Azambuja, J. R., Kastensmidt, F., & Becker, J. (2014). Hybrid Fault Tolerance Techniques to Detect Transient Faults in Embedded Processors. Springer. • Baumann, R. C. (2005). Radiation-induced soft errors in advanced semiconductor technologies. Device and Materials Reliability, IEEE Transactions on, 5(3), 305-316. • Cummings, D. J. (2010). Enhancements in CMOS device simulation for single-event effects (Doctoral dissertation, University of Florida • Neto, E. H., Ribeiro, I., Vieira, M., Wirth, G., & Kastensmidt, F. L. (2006). Using bulk built-in current sensors to detect soft errors. Ieee Micro, (5), 10-18. Bibliografia
  • 14. FURG Grupo de Sistemas Digitais e Embarcados (GSDE) Automação da inserção de falhas Single Event Transient em Circuitos Combinacionais em tecnologias nanométricas Ygor Quadros de Aguiar ygoraguiar@furg.br Orientadoras: Dr. Cristina Meinhardt Eng. Alexandra Zimpeck