Bases des systèmes logiques. Niveau DUT Génie Electrique et Informatique Industrielle.

1. Opérateurs logiques – Systèmes
combinatoires et séquentiels
Module d’Electronique Numérique
Eric PERONNIN

2. www.geii.eu 2
Introduction
System On a Chip
2
Processeur
Mémoire
Flash
programme
Mémoire
RAM
données
Mémoire
EEPROM
données
non volatiles
Réseau de portes
logiques configurables
PLL
Entrées
Analogiques
Entrées Tout
ou rien
Fonctions DSP
Sorties
Analogiques
Sorties Tout
ou rien
Bus de
communication
D
CLK
Q
CLK
USB
Ethernet
JTAG
Contrôleur
de
mémoires
DDR3 – DDR4 – HMC

3. Opérateurs logiques
Module d’Electronique Numérique

4. www.geii.eu 4
Opérateurs logiques de base
e s
0 1
1 0
s
e
se
Opérateur NON
 Symbole de l’opérateur : la barre
 Equation : 𝑠 = 𝑒
 se lit : « e barre ».
 Symbole électronique :
 Table de vérité :
e2 e1 s
0 0 0
0 1 0
1 0 0
1 1 1
2
e
s
1
e
s
e
1
2
e
Opérateur ET
 Symbole de l’opérateur : .
 Symbole électronique :
 Equation : 𝑠 = 𝑒1. 𝑒2
 se lit : « e1 ET e2 ».
 Table de
vérité :
Opérateur OU
 Symbole de l’opérateur : +
 Symbole électronique :
 Equation : 𝑠 = 𝑒1 + 𝑒2
 se lit : « e1 OU e2 ».
 Table de
vérité :
e2 e1 s
0 0 0
0 1 1
1 0 1
1 1 1
1
e e
2
s
e
s
1
2
e

5. www.geii.eu 5
Opérateurs et portes complémentaires
e
1
2
e
s
e2 e1 s
0 0 0
0 1 1
1 0 1
1 1 0
Opérateur OU Exclusif
 Symbole de l’opérateur :⊕
 Symbole électronique :
 Equation : s = 𝑒1 ⊕ 𝑒2
 se lit : « e1 OU Exclusif e2 ».
 Table de
vérité :
e s
c
Porte logique à 3 états
 Buffer dont la sortie est rendue
active avec une entrée de
commande :
 Equation :
 𝑠 = 𝑒 si 𝑐 = 1
 𝑠 = ′𝑧′ si 𝑐 = 0
‘z’ signifie que la sortie est en haute
impédance  circuit ouvert.
 Table de vérité :
 Des variantes existent :
 Porte NON à 3 états.
 Commande complémentée.
c e s
0 x 'z'
1 x e

6. www.geii.eu 6
Fonctions logiques universelles
Fonctions à partir desquelles toutes les autres sont réalisables
NON – OU (NOR)
 Equation : 𝑠 = 𝑒1 + 𝑒2
 Réalisation d’un NON avec des NON – OU
 𝑒 = 𝑒1 = 𝑒2 𝑠 = 𝑒 + 𝑒 = 𝑒
 Réalisation d’un OU
 𝑠 = 𝑒1 + 𝑒2 = 𝑒1 + 𝑒2 = 𝑒1 𝑁𝑂𝑅 𝑒2
 Réalisation d’un ET
 𝑠 = 𝑒1. 𝑒2 = 𝑒1 + 𝑒2 = 𝑒1 𝑁𝑂𝑅 𝑒2
6
e s
s
e
2
e
1
e
e
2
1
s
e2 e1 e2 e1 e2+e1 e2+e1 s
0 0 1 1 1 0 0
0 1 1 0 1 0 0
1 0 0 1 1 0 0
1 1 0 0 0 1 1
e
s
1
e
2
Loi de De Morgan
𝑒1 + 𝑒2 = 𝑒1. 𝑒2

7. www.geii.eu 7
Fonctions logiques universelles
NON – ET (NAND)
 Equation : 𝑠 = 𝑒1. 𝑒2
 Réalisation d’un NON avec des NON – ET
 𝑒 = 𝑒1 = 𝑒2 𝑠 = 𝑒. 𝑒 = 𝑒
 Réalisation d’un ET
 𝑠 = 𝑒1. 𝑒2 = 𝑒1. 𝑒2 = 𝑒1 𝑁𝐴𝑁𝐷 𝑒2
 Réalisation d’un OU
 𝑠 = 𝑒1 + 𝑒2 = 𝑒1. 𝑒2 = 𝑒1 𝑁𝐴𝑁𝐷 𝑒2
7
e s
s
e
2
e
1
e
e
2
1
s
e
s
1
e
2
e2 e1 e2 e1 e2.e1 e2.e1 s
0 0 1 1 1 0 0
0 1 1 0 0 1 1
1 0 0 1 0 1 1
1 1 0 0 0 1 1
Loi de De Morgan
𝑒1. 𝑒2 = 𝑒1 + 𝑒2

8. Systèmes combinatoires
Module d’Electronique Numérique

9. www.geii.eu 9
Système combinatoire
Un système dont les sorties dépendent uniquement des entrées à
un instant t donné est qualifié de combinatoire.
Système faisant correspondre un vecteur de M sorties à un
vecteur de N entrées :
Un tel système peut être représenté sous la forme d’un tableau,
dit table de vérité, explicitant les sorties en fonction des différentes
combinaisons d’entrée.
9
𝐸𝑛𝑡𝑟𝑒𝑒1
𝐸𝑛𝑡𝑟𝑒𝑒𝑁
Système
combinatoire
𝑆𝑜𝑟𝑡𝑖𝑒1
S𝑜𝑟𝑡𝑖𝑒𝑀

10. www.geii.eu 10
Système combinatoire
Exemple de table de vérité avec 4 entrées (donc 16 combinaisons
possibles) et 7 sorties :
10
e3 e2 e1 e0 a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 x x x x x x x
1 0 1 1 x x x x x x x
1 1 0 0 x x x x x x x
1 1 0 1 x x x x x x x
1 1 1 0 x x x x x x x
1 1 1 1 x x x x x x x

11. www.geii.eu 11
Equation logique
Donne la valeur d’une grandeur binaire en fonction de grandeurs
également binaires.
Utilise les opérateurs logiques de base
 Exemple : 𝑠 = 𝑒1. 𝑒2. 𝑒3 + 𝑒0. 𝑒1 + 𝑒2
Peut toujours s’écrire sous la forme d’une Somme de Produits :
𝑠 = (𝑒𝑖 𝑜𝑢 𝑒𝑖)
Equation d’une table de vérité
11
a b c s
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
𝑠 = 𝑎. 𝑏. 𝑐
𝑠 = 𝑎. 𝑏. 𝑐
𝑠 = 𝑎. 𝑏. 𝑐
𝑠 = 𝑎. 𝑏. 𝑐 + 𝑎. 𝑏. 𝑐 + 𝑎. 𝑏. 𝑐

12. www.geii.eu 12
Equation logique
Schéma électronique de calcul d’une somme de produits de
termes
 Cas de l’exemple précédent : 𝑠 = 𝑎. 𝑏. 𝑐 + 𝑎. 𝑏. 𝑐 + 𝑎. 𝑏. 𝑐
12
bb
b c
c c
s
a
a a

13. www.geii.eu 13
Simplification des équations logiques
Avec les éléments neutres
 𝑎. 1 = 𝑎 et 𝑎 + 0 = 𝑎
Avec les compléments
 𝑎. 𝑎 = 0 et 𝑎 + 𝑎 = 1
En utilisant des outils de simplification
 Exemple des tableaux de Karnaugh
 Présentation de la table de vérité sous la forme d’un tableau
dont la valeur des variables d’entrées sont présentées en
code Gray ou réfléchi.
 2 𝑛
cases adjacentes, même de manière circulaire, et
contenant des 1 peuvent être regroupées pour ne donner
qu’un terme simplifié
– les entrées prenant les valeurs 0 et 1 sur un regroupement disparaissent de
l’équation associée au regroupement (𝑎 + 𝑎 = 1).
13
𝑠 = 𝑏. 𝑐
𝑠 = 𝑎. 𝑏. 𝑐
s
0 0 0 1 1 1 1 0
0
1
a
b.c
1 0 1 0
0 0 1 0

14. www.geii.eu 14
Cas concret : décodeur BCD – 7 segments
L’afficheur :
Table de vérité :
14
d
g
a
b
c
f
e
Tableaux de Karnaugh :
a 0 0 0 1 1 1 1 0
e1.e0
10 1 1
e3.e2
00 1 0 1 1
01 0 1 1 1
11
0 0 0 1 1 1 1 0
10
e1.e0
e3.e2
00
01
11
0 0 0 1 1 1 1 0
10
e1.e0
e3.e2
00
01
11
0 0 0 1 1 1 1 0
10
e1.e0
e3.e2
00
01
11
0 0 0 1 1 1 1 0
10
e1.e0
e3.e2
00
01
11
0 0 0 1 1 1 1 0
10
e1.e0
e3.e2
00
01
11
0 0 0 1 1 1 1 0
10
e1.e0
e3.e2
00
01
11
e3 e2 e1 e0 a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 x x x x x x x
1 0 1 1 x x x x x x x
1 1 0 0 x x x x x x x
1 1 0 1 x x x x x x x
1 1 1 0 x x x x x x x
1 1 1 1 x x x x x x x

15. www.geii.eu 15
Systèmes combinatoires usuels
Multiplexeur 2 𝑁 voies vers 1 voie
 Fonctionnement
 celui d’un commutateur pour lequel 𝑆𝑒𝑙𝑒𝑐𝑡𝑖𝑜𝑛 indique le
numéro de la voie d’entrée à diriger vers la sortie
𝑆𝑜𝑟𝑡𝑖𝑒 = 𝐸𝑛𝑡𝑟𝑒𝑒(𝑆𝑒𝑙𝑒𝑐𝑡𝑖𝑜𝑛)
15
𝑆𝑒𝑙𝑒𝑐𝑡𝑖𝑜𝑛
𝐸𝑛𝑡𝑟𝑒𝑒(0)
𝑆𝑜𝑟𝑡𝑖𝑒
N
𝐸𝑛𝑡𝑟𝑒𝑒(2 𝑁
− 1)

16. www.geii.eu 16
Systèmes combinatoires usuels
Décodeur 𝑁 vers 2 𝑁
 Fonctionnement
 Seule la sortie dont le numéro est donné par le vecteur
d’entrée est mise à 1; les autres valent 0.
𝑆𝑜𝑟𝑡𝑖𝑒 𝐸𝑛𝑡𝑟𝑒𝑒 = 1
𝑆𝑜𝑟𝑡𝑖𝑒 𝑖 = 0 ∀𝑖 ≠ 𝐸𝑛𝑡𝑟𝑒𝑒
16
𝐸𝑛𝑡𝑟𝑒𝑒(0)
𝐸𝑛𝑡𝑟𝑒𝑒(𝑁 − 1)
Décodeur 𝑁
vers 2 𝑁
𝑆𝑜𝑟𝑡𝑖𝑒(0)
S𝑜𝑟𝑡𝑖𝑒(2 𝑁
− 1)

17. www.geii.eu 17
Systèmes combinatoires usuels
Demi-additionneur 1 bit
 Fonctionnement : calcul de l’addition de deux bits.
 Table de vérité :
 Schéma électronique :
17
𝑎𝑖
𝑏𝑖
Demi-
additionneur
1 bit
𝑐𝑖
𝑐𝑎𝑟𝑟𝑦𝑖
ai bi ci carryi
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
a
b
i
i
i
i
c
carry

18. Systèmes séquentiels
Module d’Electronique Numérique

19. www.geii.eu 19
Machines séquentielles
Généralités
 Un système dont les sorties dépendent des entrées et de leur
évolution passée : 𝑠𝑖(𝑡) = 𝑓 𝑒𝑖, 𝑠𝑖(𝑡 − 1) est dit séquentiel.
 Une machine séquentielle possède à chaque instant un état
dépendant de l’évolution passée
 L’état est mémorisé dans une mémoire d’état.
pour être mémorisable, le nombre d’états possibles doit être
fini.
Synchrone ou asynchrone
 Machine asynchrone : les sorties peuvent changer chaque fois
qu’une entrée change d’état.
 Machine synchrone : les sorties changent uniquement sur les
fronts descendants ou montants d’un signal dit d’horloge qui
cadence l’évolution de la machine.
19

20. www.geii.eu 20
Machines séquentielles synchrones
Machine dite de Mealy
 Les sorties dépendant à la fois de l’évolution synchrone de l’état
présent mais aussi de l’évolution asynchrone des entrées, elles
sont donc de nature asynchrone.
 Entrees, Etat futur, Etat présent, Sorties sont toutes des
grandeurs vectorielles.
20
Calcul de
l’état futur
Entrees Etat futur Mémoire
d’état
Horloge
Etat présent Calcul des
sorties
Sorties

21. www.geii.eu 21
Machines séquentielles synchrones
Machine dite de Moore
 Le nombre d’états d’une machine de Moore est parfois plus élevé mais
les sorties ont l’avantage d’évoluer de manière totalement synchrone.
Note : le bloc de calcul des sorties peut utiliser une mémorisation
des sorties pour un fonctionnement parfaitement asynchrone.
21
Calcul de
l’état futur
Entrees Etat futur Mémoire
d’état
Horloge
Etat présent Calcul des
sorties
Sorties

22. www.geii.eu 22
Mémoires élémentaires
Bascule RS
 Il s’agit d’une mémoire asynchrone.
 Symbole :
 Table de vérité :
 Réalisation :
22
R
S
Q
R
S
Q
Q
R=0
Q=0
S=1
Q=1
Exemple d'une mise à 1
1
0
*Situation initiale, S passe à 1 :
R=0
Q=0
S=1
0
0
Q=0
*Situation suivante :
R=0
Q=1
S=1
Q=0
1
0
*Situation finale :
R S Qn
0 0 Qn-1 Etat mémorisé
0 1 1 Mise à 1
1 0 0 Mise à 0
1 1 Combinaison interdite

23. www.geii.eu 23
Mémoires élémentaires
Bascule JK synchrone
 Fonctionnement sur front montant d’une horloge.
 Symbole :
 J = Jump
 CLK = horloge
 K = Kill
 Table de vérité :
23
J
K
Q
CLK
CLK J K Qn
0 x x Qn-1 Etat mémorisé
↑ 1 0 1 Mise à 1
↑ 0 1 0 Mise à 0
↑ 1 1 Qn-1 Basculement

24. www.geii.eu 24
Mémoires élémentaires
Bascule D
 Fonctionnement sur front montant d’une horloge.
 Symbole :
 D = Data
 CLK = horloge
 Table de vérité :
 Variantes :
 Avec entrée de RESET asynchrone.
 Avec entrée de SET synchrone.
24
D
CLK
Q
D
CLK
Q
RESET
CLK D Qn
0 x Qn-1 Etat mémorisé
↑ x D Mémorisation de l'entrée

25. Modèle Powerpoint utilisé par les présentations Intel